明古微半

MGME   SEMICONDUCTOR

136 7022 5257
业务热线:

碳化硅功率器件+电驱方案

新能源汽车.充电桩.工业电源.光伏储能.电力电子.低空飞行器...

新闻资讯

NEWS

芯片研究|一文看懂SiC沟槽MOS发展历史
来源: | 作者:杨工 | 发布时间: 2025-12-29 | 58 次浏览 | 分享到:

今天这篇,2023年的文章,来自北卡罗来纳,作者是IGBT发明人,功率器件领域著名的Baliga大佬,这部分内容,是SiC沟槽MOSFET的发展历程,包括五种改进结构,槽底屏蔽区结构、双沟槽结构、不对称屏蔽区结构、加厚栅介质结构以及两侧屏蔽区结构。



先回顾平面型SiC MOSFET结构,如上,绿色的栅极(导体)被黄色的栅介质(绝缘体)包裹,位于红色or蓝色的半导体材料之上,


栅极区域,半导体材料表面平整,此即平面型。


1990年代,为进一步降低导通电阻,功率半导体行业从Si平面栅功率MOSFET过渡到Si沟槽栅MOSFET


最初,业界试图直接复制Si沟槽栅MOSFET结构,以制造沟槽型SiC MOSFET,器件结构如下:



棕色的栅极(导体)被黄色的栅介质(绝缘体)包裹,二者位于红色or蓝色的半导体材料之间,换言之,在半导体表面,隔一段距离挖一个沟槽,向其中填充栅介质和栅极材料,此即沟槽栅结构。


当时SiC材料的离子注入工艺尚不成熟,因此采用外延工艺制备P-base和N+源区,这种结构并不适用于SiC材料,原因有二:


1、关断状态下,栅介质承受的电场强度太大,使器件提前击穿


Si器件不存在这问题,究其原因,SiC材料的临界击穿场强远高于Si(10倍左右),这一差异的结果是——在Si功率器件中,随着电场强度的提升,最先击穿的,一般是Si材料,而不是SiO,因此不需要额外关注SiO₂的稳定性。


但在SiC功率器件中,随着电场强度的提升,最先击穿的很可能是SiO,所以需要额外关注SiO₂的稳定性。



另外在沟槽型SiC MOSFET中,由于栅介质位于沟槽底部,深入半导体材料之中,相比位于半导体材料表面的平面型SiC MOSFET的栅介质,前者会承受更高电场,更容易提前击穿。


2、关断状态下,P-base区上下耗尽区贯通,使其发生穿通击穿,为解决此问题需采用厚度较大的P-base,但这样又会使沟道电阻骤增。


沟槽型SiC MOSFET的设计关键,就是通过合适位置、合适参数的屏蔽区,分担栅介质电场,确保器件可靠性,同时不至于明显影响电流密度



第一种改进结构如上,1995年提出,在沟槽下方设置P屏蔽区,关断状态下利用P屏蔽区与N漂移区形成的PN结,分担电场,以降低栅介质承受场强。


P屏蔽区会增大导通电阻,因此在其两侧设置JFET区,高浓度N型掺杂,确保足够的电流密度。P-base左侧的P+区用于防止P阱穿通


后来三菱等公司对这种结构有诸多研究,它的最大问题在于,槽底的P屏蔽区如何与源极短接?


只能在器件纵深方向通过版图与源极短接,但会导致短路能力等一系列问题,目前量产沟槽型SiC MOSFET的公司,很少采用这种路线。



第二种改进结构如上,2011年由ROHM提出,是为DT-MOS,


在源极区域和栅极区域同时刻槽,形成双沟槽结构,对源槽的侧壁及底部进行注入,形成P屏蔽区,以此保护栅介质。



这张图源槽和栅槽同样深这是ROHM第三代SiC MOSFET产品的设计,在第四代产品中,源槽深度远大于栅槽以提供更优异的保护效果。亦有研究证明,如此设计可以显著提升器件的UIS能力。



第三种改进结构如上,2017年由Infineon提出,是为AT-MOS,特点是:牺牲一半导电沟道,对栅沟槽一侧及部分底部进行离子注入,形成呈半包状的屏蔽区,以保护栅介质。


为弥补电流密度的损失,将导电沟道做在(11-20)晶面,该晶面是已知迁移率最高的4H-SiC晶面,因此AT-MOS的电流密度并未呈现劣势。



第四种改进结构如上,2013年由丰田提出,


特点是:将沟槽底部的栅介质做厚,以提升其抗击穿能力,同时可以降低栅漏电容,提升开关特性。


原报道证明,加厚底部栅介质对导通电阻的影响很微弱,仅增加2%,而Eox降低36%,Qgd降低38%



这张图,是ROHM SCT4045DEC11产品的栅槽TEM图像,右图分辨率更高,可以看到,沟槽底部的SiO2层,厚于沟槽侧壁的SiO2,不知道ROHM采用的工艺,是否与丰田当年开发的厚介质工艺有关?


另一种重要结构,原文没有提及,补充在此,




如上,2016年的报道,来自AIST,沟槽两侧通过MeV级离子注入,形成较深的Buried P区,以保护栅介质。


这张图中,沟槽底部也设有P区,但为电流密度考虑,很多研究机构不在槽底设P区,只在两侧设计Buried P区


博世等公司对此结构做过大量研究,商用产品亦采用此路线


小结


1、在半导体表面,隔一段距离挖一个沟槽,向其中填充栅介质和栅极材料,此即沟槽栅结构


2、沟槽型SiC MOSFET中,由于SiC材料的临界击穿场强远高于Si,且栅介质位于沟槽底部,深入半导体材料之中,因此关断状态下,栅介质承受的电场强度较大,使器件提前击穿。


沟槽型SiC MOSFET的设计关键,就是通过合适位置、合适参数的屏蔽区,分担栅介质电场,确保器件可靠性,同时不至于明显影响电流密度


3、五种经典改进结构,包括槽底设置屏蔽区结构、双沟槽结构、不对称屏蔽区结构、底部栅介质加厚结构,以及两侧屏蔽区结构




国产碳化硅,就找明古微--感谢深圳市明古微半导体有限公司长期对本公众号的赞助与支持,深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS/SBD、中科本原DSP、乐山希尔整流桥堆/FRD等的核心代理商,与其深度合作并联合开发功率模块及电驱、储能系统,为电动汽车、OBC、DC-DC、充电桩、光伏逆变、SVG、PCS、工业电源、家电变频等能源产业提供完整解决方案,更多信息请登录:wwwmgmsemi.com

公司动态

我们要把有限的精力用在服务客户上,维护网站可能会延迟,想了解我们的最新动态,建议您关注我们的“微信公众号”或直接致电联系我们!谢谢!