为满足电动汽车电驱、大功率光伏/储能变流器等高端应用对高功率、高效率、高功率密度的日益增长需求，单个模块的电流能力已无法满足系统要求。工程师通过并联多个模块来提升总电流输出，但这同时也带来了严峻挑战——碳化硅器件本身开关速度极快、对寄生参数极为敏感的特性，使得并联时极易因微小的电路不对称引发动态电流不均和震荡，严重威胁系统可靠性。因此，并联并非简单连接，而是一项旨在充分发挥碳化硅材料极限性能，同时通过精密设计克服其高速开关所带来均流难题的关键工程技术。

那么并联需要关注哪些问题呢？

1、静态均流与器件筛选

首先要关注的是参数匹配问题。并联模块的Vth需尽可能匹配（通常差异<0.2V），避免导通时电流分配不均；导通电阻（Rds(on)）也是非常重要的参数。选择同一批次或Rds(on)公差较小的模块（建议差异<10%），减少通态损耗差异；还有跨导（gfs），跨导差异会影响电流分配，需通过数据手册筛选。考虑到热耦合与布局对称性，并联模块应安装在同一散热器上，确保温度一致（温度变化会导致Rds(on)漂移），采用对称布局，使各模块的散热条件相同。

2、动态均流与驱动设计

驱动电路一致性要求很高，最好是独立驱动，为每个模块配置独立的门极驱动电路，避免相互干扰。门极电阻（Rg）做好匹配，精确匹配各支路的门极电阻（建议公差≤1%），控制开关速度一致。驱动路径需要对称设计，驱动信号走线长度、寄生电感需保持一致，必要时采用门极驱动芯片集成方案。寄生参数平衡，主回路布局对称，功率回路（尤其是源极走线）的寄生电感需严格对称，避免开关瞬间因di/dt差异导致电流震荡。Kelvin源极连接：使用独立的Kelvin源极引脚（若有）减少驱动回路与功率回路耦合。

3、热管理与可靠性

温度监控与均热：在每个模块附近布置温度传感器（如NTC），实时监控温差。采用低热阻界面材料，确保散热器表面平整度（平面度<50μm）。

热失控预防：避免因电流不均导致局部过热→Rds(on)进一步降低→电流集中的恶性循环。可通过负温度系数补偿电路或数字控制器动态调节驱动参数。

4、电路设计与保护

均流电感：在极端不对称情况下，可在各支路串联小值均流电感（数μH），但会增加损耗和体积。

过流与短路保护：每个支路配置独立的电流采样（如分流电阻或霍尔传感器），实现快速故障隔离。SiC MOSFET短路耐受时间短（约2-5μs），需采用硬件保护电路（如DESAT保护）。

5、系统级优化建议

控制器策略：采用多相交错并联（Interleaving）降低总电流纹波，但需注意相位同步与磁耦合问题。数字控制器（如FPGA）可实时调整驱动延时，补偿参数差异。

测试验证：实际测试中需在高/低电流、不同温度下验证均流效果（建议电流不平衡度<10%）。使用红外热像仪监测模块间温度分布。

6、常见误区与注意事项

忽视PCB布局：不对称布局是动态不均流的主因，需使用层叠对称拓扑。

忽略门极耦合：高速开关时，门极电压可能通过米勒电容耦合，需加强驱动能力或增加门极抑制电路。

过度依赖器件“完美匹配”：即使参数匹配，实际应用中仍会因温升、老化产生漂移，需预留设计余量。

综上所述，碳化硅MOS模块并联的核心是降低不对称性，需从 “器件选型-驱动设计-布局散热-系统控制” 四层面协同优化。实际应用中建议通过仿真（如SPICE或PLECS）提前评估均流效果，并结合实验数据迭代调整。

下面用一个实际用距离说明

应用场景：三相两电平逆变器，使用并联SiC MOSFET功率模块提升输出电流。设计一台输出功率为100kW的三相逆变器，直流母线电压800V。单模块额定电流不足，决定每个桥臂由两个半桥SiC MOSFET模块（例如型号：ASC400N1200MED）并联使用。

其核心挑战是确保两个并联模块在高达数百kHz的开关频率下，实现静态和动态的电流均分，避免某个模块因过流而过热损坏。

举例设计与实施步骤

步骤一：器件筛选与热基础搭建（对应理论一、三）

使用同一生产批次的模块。上电前，使用参数测试仪测量所有模块的 Vth 和 Rds(on)。将 Vth 和 Rds(on) 最接近的两个模块编为一组，用于同一个桥臂（如A相上管）。记录下它们的初始参数。假设：

模块1: Vth1 = 2.8V, Rds(on)1=4 mΩ (@25°C)

模块2: Vth2 = 2.9V, Rds(on)2 =4.1 mΩ (@25°C)

差异在可接受范围。设计一个共用的铜基板散热器，确保两个模块的安装位置对称，表面平整度<30μm。使用相同厚度、相同压力涂抹高性能导热硅脂，并以规定的相同扭矩安装模块。这是保证初始热对称的基础。在每个模块的陶瓷衬底附近（或通过模块内部的NTC）安装温度传感器，信号接入控制器。

步骤二：对称驱动电路设计（对应理论二）

这是实现动态均流最关键的一环。为每个模块的门极选择独立的、带米勒钳位和短路（DESAT）保护功能的驱动芯片（如SiC专用驱动器）。

驱动板PCB布局是整个设计的核心。目标是使到达两个模块门极的驱动信号路径完全对称。通常采用“镜面对称”布局，驱动芯片放置在两个模块的中间位置。从驱动芯片输出到模块1门极的走线（长度、宽度、过孔），与到模块2门极的走线像镜子一样完全对称。使用精度1%的贴片电阻，并确保两个驱动回路的电阻值严格相等。

特别注意如果模块提供开尔文源极引脚（用于驱动参考地），必须为每个模块独立、对称地连接回其驱动芯片的地。绝不能将两个模块的功率地作为驱动回路。

步骤三：主功率回路对称布局（对应理论二）

直流母线设计，使用叠层母排。正极（DC+）、负极（DC-）和中间交流输出（AC Out）采用多层铜板叠加，中间用绝缘膜隔开，以最小化回路寄生电感。两个模块的 P （直流正）输入端和 N （直流负）输入端必须在母排上对称取电，确保到每个模块的功率路径阻抗一致。

两个模块的交流输出端（通常标记为AC或O）必须通过对称的铜排或PCB走线连接到同一个汇流点，再引出到负载。关键细节是避免一个模块的交流输出线“绕远”或经过更多过孔，这会导致其寄生电感大于另一个模块。寄生电感差异（ΔL）会在开关瞬间产生电压差异（ΔV = ΔL * di/dt），从而导致显著的动态电流不均。

步骤四：系统控制与监测（对应理论三、四）

在每个并联支路的交流输出端或直流负端串联一个高带宽、低感的分流电阻，配合隔离放大器，实时采样每个模块的电流。这里要注意采样电路本身的布局也要对称，避免引入测量误差。采用的控制器策略为数字控制器（如DSP）同时接收两个模块的电流和温度信号。实时计算两个模块的电流差值（ΔI）。设置一个阈值（如额定电流的15%），超过阈值可报警。

关于温度补偿，如果发现某个模块持续温度偏高（例如温差>10°C），且在轻载时电流就分配不均，可能是 Vth 温漂差异导致。可在软件中微调该模块的驱动信号开通延时（纳秒级），进行动态补偿。

总结一下几点：

1.器件匹配是基础，但远不足以保证均流。

2.“对称性”是并联设计的黄金法则，必须贯彻到驱动信号路径和主功率路径的每一个物理细节中。

3.监测与补偿是系统级保障，用于应对器件老化、参数微小差异等不可控因素。

4.对于碳化硅这种高速器件，寄生参数的控制（通过对称布局和叠层母排）比对于硅IGBT更为关键。

通过这个从选型、布局到控制的具体例子，应该能对并联设计的复杂性和关键点有更直观的认识。实际项目中，往往需要使用电磁场仿真软件对布局进行提前仿真，以优化寄生参数。

**为方便大家沟通，碳化硅 MOS 技术交流群已建，诚邀业内同仁、技术爱好者入群，共探前沿技术，交流实战经验，携手推动行业发展！

同时也欢迎添加作者个人微信交流合作：

感谢深圳市明古微半导体有限公司长期的赞助与支持！国产碳化硅，就找明古微！深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS/SBD、中科本原DSP、乐山希尔整流桥堆/FRD等的核心代理商，与其深度合作并联合开发碳化硅功率模块、电驱方案、储能系统，致力于为电动汽车、OBC、DC-DC、充电桩、光伏逆变、SVG、PCS、工业电源、家电变频等能源领域提供基于碳化硅功率器件及完整解决方案，更多信息请登录：www.mgmsemi.com

声明：此文部分内容取自网络素材，文中观点仅供分享交流，仅为传递信息为目的，若有来源标注错误或如涉及版权等问题，请与作者联系，将及时更正、删除，谢谢。