SiC MOSFET 因开关速度极快、开关损耗低的特性，并联时的均流一致性（静态 + 动态）、器件匹配性、寄生参数对称性成为核心痛点，远严于 Si IGBT 并联。其并联设计需同时满足器件本身的严格匹配要求和电路 / 工艺的对称设计要求，单管与模块并联的核心逻辑一致，但模块因封装集成度高，器件级匹配由厂商保障，应用端更侧重外围寄生与驱动匹配；单管并联则需从器件选型、筛选到应用端全流程把控匹配性。

以下先明确器件本身的核心要求（单管 / 模块差异化说明），再梳理并联使用的通用注意事项（含器件、驱动、电路、散热、调试），兼顾理论要求与工程落地。

 1 SiC MOS 并联对器件本身的核心要求

器件本身的参数匹配是并联均流的基础前提，静态参数决定稳态均流，动态参数决定瞬态均流（SiC 开关速度快，动态不均流危害远大于静态，易导致单颗器件过流击穿）。模块并联时，同批次同型号模块的内部器件参数由厂商做晶圆级 + 封装级匹配，应用端仅需确认厂商的匹配等级；单管并联时，需由用户自行筛选同批次、同档位器件，部分关键参数需做实测筛选。

1）核心静态参数匹配要求（稳态均流关键）

静态参数差异会导致并联器件在导通阶段的电流分配不均，差异越小，静态均流越好，要求同批次、同型号、同生产档位器件，实测参数偏差控制在极小范围：

1. 导通电阻RDS(on)

• 核心要求：偏差≤5%（工程严苛场景≤3%），且需在 ** 额定结温Tj（150/175℃）** 和额定栅压VGS(th)下实测（RDS(on)随温度正相关，高温下偏差会被放大）。
• 原因：SiC MOS 导通时为电阻特性，RDS(on)小的器件会分担更多电流，长期过流会导致结温过高，加速器件老化甚至烧毁。
• 差异化：模块内部的 SiC 芯片由厂商做RDS(on)晶圆级筛选，并联模块仅需确认模块间RDS(on)偏差；单管需逐颗实测筛选，严禁混用不同批次、不同封装的单管。

2. 阈值电压VGS(th)

• 核心要求：偏差≤±0.1V（工程极致场景≤±0.05V），需在常温 + 高温下实测（SiC MOS 的VGS(th)温度系数为负，低温下阈值高，高温下阈值低，温度偏差会放大VGS(th)差异）。
• 原因：VGS(th)是器件开通的临界电压，阈值低的器件会提前开通、滞后关断，全程分担更多电流，是动态不均流的核心诱因之一。

3. 漏源极反向漏电流IDSS

• 核心要求：同批次器件偏差≤10%，高温下（150℃）漏电流无异常飙升。
• 原因：关断阶段，IDSS大的器件会分担更多关断漏电流，高温下漏电流过大会导致器件结温偏高，叠加静态不均流加剧损耗。

4. 正向压降VDS(on)

• 核心要求：在额定电流ID下，偏差≤3%，与RDS(on)匹配性联动验证。
• 原因：是RDS(on)的直接体现，可作为RDS(on)筛选的辅助指标，避免单参数筛选的误差。
• 
  

2）核心动态参数匹配要求（瞬态均流关键，SiC 重中之重）

SiC MOS 开关速度可达100V/ns 以上，远快于 Si IGBT，开通 / 关断时间、极间电容、跨导等动态参数的微小差异，会导致并联器件开通不同步、关断不同步，瞬态电流偏差可达数倍，瞬间过流会直接击穿器件。动态参数需通过 ** 双脉冲测试（DPT）** 实测匹配，核心要求：

1. 开通延迟时间td(on)、开通上升时间tr

• 核心要求：同批次器件 **td(on)偏差≤5ns**，tr偏差≤3ns**，双脉冲测试下的开通电流上升沿完全重合。
• 原因：td(on)小的器件先开通，会瞬间承受全部母线电流，形成 “电流冲击”，SiC 的 di/dt 极高，冲击电流会导致器件局部过热。

2. 关断延迟时间td(off)、关断下降时间tf

• 核心要求：同批次器件 **td(off)偏差≤5ns**，tf偏差≤3ns**，双脉冲测试下的关断电流下降沿完全重合。
• 原因：td(off)大的器件滞后关断，在其他器件关断后，会独自承受母线电流，叠加关断时的电压尖峰，易发生雪崩击穿。

3. 极间电容（输入电容Ciss、输出电容Coss、反向传输电容Crss）

• 核心要求：Ciss偏差≤5%，Coss偏差≤8%，Crss偏差≤5%，电容为器件固有参数，由晶圆工艺和封装决定。
• 原因：极间电容决定器件的充放电速度，Ciss小的器件栅极电压上升快，先开通；Crss（米勒电容）是影响关断米勒平台的核心，Crss差异会导致米勒平台电压 / 时间不同，关断不同步。

4. 跨导gm（gm=diD/dvGS）

• 核心要求：在工作电流范围内，gm偏差≤5%，且gm曲线趋势完全一致。
• 原因：跨导决定栅极电压对漏极电流的控制能力，gm大的器件，栅压微小变化会导致漏极电流大幅变化，加剧动态不均流。

5. 开关损耗（开通损耗Eon、关断损耗Eoff）

• 核心要求：双脉冲测试下，Eon/Eoff偏差≤5%，与开关时间匹配性联动。
• 原因：开关损耗差异是动态参数差异的直接体现，损耗大的器件结温上升快，形成 “热不均流 - 参数偏差更大 - 损耗更高” 的恶性循环。
• 
  

3）封装与结构匹配要求

1. 封装寄生参数一致性

• 核心要求：器件封装的栅极寄生电感Lg、漏源极寄生电感Lds、源极寄生电感Ls偏差≤3%，单管需选用同封装、同引脚长度、同焊盘设计的器件，模块需选用同型号、同封装规格的产品。
• 原因：SiC 开关速度快，寄生电感的微小差异会导致栅极驱动电压的瞬态偏差（VGS=VGG−Lg∗dig/dt）和漏源极电压尖峰，加剧动态不均流。
• 重点：源极寄生电感Ls是米勒平台的核心影响因素，Ls差异会直接导致并联器件的米勒平台电压不同，关断不同步，需严格匹配。

2. 芯片面积与晶圆工艺一致性

• 核心要求：单管并联需选用同一晶圆批次、同一芯片面积的 SiC MOS 芯片，避免因晶圆掺杂、外延层厚度差异导致的参数离散性；模块需确认厂商采用同一工艺平台的芯片。
• 原因：SiC 晶圆的工艺离散性远大于 Si 晶圆，不同批次、不同工艺的芯片，即使标称参数一致，实际动态 / 静态参数差异也会极大。

3. 热阻Rth(j−c)/Rth(j−a)一致性

• 核心要求：Rth(j−c)偏差≤3%，器件的散热界面（焊盘、镀层）材质与厚度一致，单管的焊接层厚度、材质需相同。
• 原因：热阻差异会导致并联器件的结温偏差，而 SiC MOS 的参数（RDS(on)、VGS(th)）对温度敏感，结温偏差会进一步放大参数差异，形成热正反馈。

4）单管 VS 模块并联的器件要求差异化

 2 SiC MOS 单管 / 模块并联使用的通用注意事项

器件本身的匹配是基础，应用端的设计、工艺、调试是保障并联均流的关键，需围绕 **“对称性”** 展开（驱动对称、电路对称、散热对称），同时针对 SiC 的高速开关特性，抑制寄生参数与电压尖峰，避免不均流叠加尖峰导致器件失效。

1）驱动电路设计：极致对称，抑制动态不均流

驱动是 SiC 并联的核心控制点，动态不均流主要由驱动回路的不对称导致，需实现栅极驱动信号、驱动回路寄生、驱动参数的完全对称：

1. 驱动信号同步性

• 采用单驱动芯片 + 等长驱动分支，或多驱动芯片同步触发（时钟同步误差≤1ns），严禁使用独立的非同步驱动信号。
• 驱动信号线选用等长、等阻抗、屏蔽双绞线，栅极驱动线与功率线严格分离，避免功率线的电磁干扰（EMI）耦合到栅极，导致驱动信号失真。

2. 驱动回路寄生电感最小化 + 对称化

• 栅极驱动回路（栅极 + 源极）做Kelvin 连接（开尔文接法），源极驱动端与功率端分离，避免功率源极的大电流在驱动回路产生压降，导致VGS偏差。
• 所有并联器件的栅极电阻Rg（开通Rg(on)+ 关断Rg(off)）选用高精度贴片电阻（±1%），阻值完全一致，且电阻尽可能靠近器件栅极引脚，缩短驱动回路长度。
• 栅极回路的辅助元件（稳压管、电容、二极管）选用同型号、同批次，布局位置完全对称，避免寄生参数差异。

3. 驱动电压与栅极电荷匹配

• 采用固定栅极驱动电压（如 + 18V/-5V），驱动电源的输出阻抗低，且为每路驱动分支提供独立的滤波电容，避免驱动电压波动。
• 栅极并联的 ** 米勒电容Cgs** 需与器件Crss匹配，且所有并联器件的Cgs阻值一致，抑制米勒效应导致的关断不同步。
• 严禁随意更改单颗器件的驱动参数（如Rg、VGS），否则会直接破坏动态均流。
• 
  

2）功率电路设计：寄生最小，布线完全对称

SiC MOS 的开关速度快，功率回路的寄生电感 / 电容会产生高 di/dt、dv/dt，不对称的寄生参数会导致并联器件的电压 / 电流瞬态偏差，功率电路设计需遵循 **“短、粗、直、对称”** 原则：

1. 主功率回路布线对称

• 直流母线正负极、交流输出端的布线采用等长度、等截面积、等阻抗的铜排 / 导线，所有并联器件的功率引脚到母线的距离完全一致，形成对称的环形布线。
• 功率回路的寄生电感尽可能最小化，母线电容选用低 ESR/ESL 的陶瓷电容 + 薄膜电容，并就近贴装在器件的漏源极引脚处，减小母线回路的寄生电感。

2. 均流电抗 / 电阻的合理使用

• 静态均流差较大时，可在漏极或源极串联小阻值的均流电阻（如 mΩ 级合金电阻），但会增加损耗，仅适用于低功率场景；
• 高功率场景可串联均流电抗（空心电感），利用电感的限流特性抑制动态电流冲击，电抗的电感值一致，且布局对称。
• 注意：SiC MOS 并联尽量通过参数匹配 + 对称设计实现均流，减少外接均流元件，避免增加损耗和寄生。

3. 母线电压与缓冲电路设计

• 缓冲电路（RC/RCD）需每颗器件独立配置，且参数、布局完全对称，抑制关断时的漏源极电压尖峰（VDS尖峰），避免尖峰电压差异导致的器件击穿。
• 缓冲电容选用低 ESR 的陶瓷电容，缓冲电阻选用高精度电阻，元件就近贴装在器件的漏源极引脚处。

3）散热设计：均温散热，避免热正反馈

SiC MOS 的热 - 电耦合效应显著，结温偏差会放大参数差异，进而加剧电流不均流，散热设计需实现所有并联器件的结温一致，抑制热正反馈：

1. 散热基板与散热方式对称

• 所有并联器件贴装在同一整块散热基板（如铜基板、铝基板）上，基板的导热系数均匀，厚度一致，避免因基板拼接导致的热阻差异。
• 采用风冷 / 液冷时，散热介质的流向、流速对所有并联器件完全对称，避免局部散热不良导致的结温偏高。

2. 散热界面材料（TIM）的均匀性

• 器件与散热基板之间的 TIM（导热硅脂、导热垫片、焊锡）选用高导热、低热阻的材料，且涂抹厚度均匀（±0.05mm），单管焊接时的焊锡层厚度一致，无虚焊、空洞。
• 定期检查 TIM 的老化情况，及时更换，避免热阻上升导致的结温偏差。

3. 结温监测与过温保护

• 在每颗并联器件的附近布置温度传感器（如 NTC、热电偶），实时监测结温，当单颗器件结温超过额定值时，及时降载或关断，避免热失控。
• 设计均流保护电路，实时检测每颗器件的漏极电流，当电流偏差超过 10% 时，触发预警，超过 20% 时强制关断。
• 
  

4）工艺与装配：严控一致性，避免人为误差

工程落地中，人为装配 / 焊接的误差是导致寄生参数不对称、热阻差异的重要原因，需制定严格的工艺规范：

1. 焊接工艺一致性

• 单管焊接采用回流焊 / 激光焊，焊接温度、时间、压力完全一致，避免虚焊、假焊、焊锡层不均，焊接后做 X 射线检测，确保无空洞。
• 模块安装时，接线端子的扭矩严格按照厂商要求，避免扭矩过大导致封装变形，或扭矩过小导致接触电阻增大。

2. 器件布局与固定

• 所有并联器件的物理位置完全对称，与母线、驱动板的距离一致，引脚无弯曲、变形，封装无损伤。
• 器件固定时采用同一规格的螺丝、垫片，避免因固定不牢导致的接触电阻增大。

3. 清洁与防护

• 器件焊盘、散热基板、接线端子需做清洁处理，去除氧化层、油污，避免接触电阻增大。
• 装配后做三防处理（防潮、防霉、防盐雾），避免环境因素导致的器件参数漂移。
• 
  

5）调试与测试：全工况验证均流特性

并联电路装配完成后，需通过分级测试验证静态 + 动态均流特性，避免带载后出现不均流失效，测试需覆盖全工况（常温 / 高温、轻载 / 满载 / 过载）：

1. 静态均流测试

• 给器件施加额定栅压VGS和不同的漏源极电压VDS，测量每颗器件的漏极电流ID，计算均流系数（均流系数 = 最小电流 / 最大电流），要求均流系数≥0.95（严苛场景≥0.98）。
• 在额定结温下复测静态均流，验证高温下的匹配性。

2. 动态均流测试

• 通过双脉冲测试（DPT），测试开通 / 关断过程中每颗器件的电流波形，要求电流上升 / 下降沿完全重合，瞬态电流偏差≤5%。
• 改变脉冲宽度和电流幅值，复测动态均流，覆盖不同的 di/dt 场景。

3. 带载老化测试

• 进行长时间带载老化测试（如 1000h），覆盖常温、高温（125/150℃）、满载 / 过载（1.2 倍额定电流）工况，实时监测每颗器件的电流、结温，确保均流特性无漂移。
• 老化后复测静态 + 动态均流，验证器件的稳定性。

4. 故障模拟测试

• 模拟单颗器件参数漂移（如改变Rg、VGS(th)），测试电路的均流保护功能是否有效，避免单颗器件失效导致整组并联电路崩溃。
• 
  

6）运行与维护：实时监测，避免参数漂移

电路投入运行后，需实时监测均流特性和器件状态，及时发现参数漂移和故障，避免长期不均流导致的器件老化：

1. 在线监测

• 通过电流传感器、温度传感器，实时采集每颗器件的电流、结温数据，通过上位机分析均流系数，当均流系数低于 0.9 时，及时预警。
• 监测栅极驱动电压、驱动信号的同步性，避免驱动电路故障导致的不均流。

2. 定期维护

• 定期停机检查器件的封装、接线端子、散热界面，去除氧化层、油污，更换老化的 TIM。
• 定期复测静态 + 动态均流特性，及时筛选出参数漂移的器件，更换为同批次、同匹配等级的器件。

3. 避免超工况运行

• 严禁超过器件的额定结温、额定电流、额定电压运行，避免超工况导致的参数漂移和均流特性恶化。
• 避免频繁的启停和过载，减少器件的疲劳损耗。

 3 核心总结

SiC MOS 单管 / 模块并联的核心是 “匹配 + 对称”：

1. 器件端

   静态参数（RDS(on)、VGS(th)）偏差≤5%，动态参数（开关时间、极间电容）偏差≤5%，封装 / 工艺 / 热阻完全匹配，单管需逐颗实测筛选，模块需确认厂商的匹配等级；

2. 设计端

   驱动回路（Kelvin 连接、等长布线）和功率回路（对称铜排、就近母线电容）极致对称，抑制寄生参数导致的动态不均流；

3. 工艺端

   焊接 / 装配完全一致，避免人为误差导致的接触电阻、热阻差异；

4. 测试 / 运行端

   全工况验证均流特性，实时监测电流、结温，抑制热正反馈，及时发现参数漂移。

相较于 Si IGBT，SiC MOS 并联对动态均流和寄生参数的要求提升了一个量级，需从器件选型、设计、工艺、测试、运行全流程把控，任何一个环节的偏差，都可能导致并联电路失效。建议优先选用厂商匹配好的 SiC 功率模块进行并联，减少用户端的筛选和匹配工作量，同时降低应用端的设计难度。

欢迎行业专业人士在评论区讨论互动！【抛砖引玉 . 筑巢引凤】

免责声明：1）来源：本公众号文章及图片均来自公开网络，旨在分享，不代表本号观点或对真实性负责。2）版权：若转载内容涉及版权，请原作者联系我们，将及时删除。3）责任：用户使用文章内容时需自行判断，因内容引发的所有损失，本号不承担法律责任。4）解释：本声明的最终解释权归本公众号所有，未尽事宜以法律法规为准。

国产碳化硅，就找明古微——感谢深圳市明古微半导体有限公司长期对本公众号的赞助与支持，深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS/SBD、中科本原DSP、乐山希尔整流桥堆/FRD等的核心代理商，与其深度合作并联合开发功率模块及电驱、储能系统，为电动汽车、OBC、DC-DC、充电桩、光伏逆变、SVG、PCS、工业电源、家电变频等能源产业提供完整解决方案，更多信息请登录：www.mgmsemi.com