导语：国产功率器件厂商大部分都在生死边缘，无心也无力研究产品，没有工匠精神的人只想忽悠投资人的钱，有工匠精神的人，却面临投资者的巨大压力，大部分非产业投资人只想尽快推动上市离场... ...这就是中国功率半导体的整体现状~（想成为工匠就会饿死）

今天，抛开现状不管，详细分析一下国产功率器件与英飞凌等国际品牌的差异：

关断太硬 (Hard Turn-off / Snappy Recovery)

• 什么是关断太硬？
  “关断太硬”主要指MOSFET体二极管（Body Diode）在反向恢复（Reverse Recovery）过程中表现出的“急促恢复”（Snappy Recovery）特性。其核心是反向恢复电流（Irr）在极短时间内骤降至零，产生极高的电流变化率（di/dt）。这通常与反向恢复电荷（Qrr）和反向恢复时间（trr）的乘积有关，但更关键的是电流下降的“软度”（Softness Factor, Sf = tb/ta，即电流从峰值下降到10%的时间与从90%下降到10%的时间之比）。Sf越小，关断越“硬”。

  

• 应用影响
  在桥式拓扑（如半桥、三电平）中，当上管开通时，下管的体二极管需要进行反向恢复。一个“硬”的反向恢复过程会产生巨大的di/dt。这个di/dt与功率回路中的总杂散电感（Lσ）相互作用，根据V_overshoot = Lσ × di/dt，会在器件的漏源极（Vds）上产生一个极高的电压尖峰。这个尖峰会：

1. 增加开关损耗：导致器件工作在安全工作区（SOA）的边缘。

2. 引发电磁干扰（EMI）：高频振荡会辐射和传导噪声。

3. 导致器件过压击穿：这是最致命的风险，尤其在1200V/1500V高压系统中，电压裕量本就紧张。

• 器件难点
  体二极管的反向恢复特性是其内在物理机制决定的。对于SiC MOSFET，其PIN二极管结构在关断时需要清除大量的少数载流子。要实现“软恢复”，需要在器件设计层面进行精细的“寿命控制”（Lifetime Control），例如通过电子辐照或铂/金掺杂引入复合中心，以可控的方式加速载流子复合，从而减缓电流下降的速度。这需要极其精准的工艺窗口控制。国际大厂在此领域有数十年的技术积累，而部分国产器件为了追求更低的导通电阻（Rds(on)）和更快的开关速度，可能在体二极管的优化上有所妥协，或者在寿命控制工艺的均匀性和稳定性上存在差距，导致反向恢复特性偏“硬”。

杂散电感 (Parasitic Inductance)

• 什么是杂散电感？
  杂散电感（Lσ）是指功率回路中所有非功能性电感的总和，它存在于器件内部（芯片键合线、DBC基板走线、模块端子）和外部（PCB走线、叠层母排、直流母线电容）。对于功率模块而言，其内部的杂散电感是一个关键的性能指标，通常要求在10nH以下，顶尖产品可达3-5nH。

  
  上图：关断特性（无串联电感）

• 应用影响
  SiC器件的核心优势是高频高速开关，这意味着电路中的di/dt可达10-50 A/ns甚至更高。根据 V = L × di/dt，即使是5nH的微小电感，在20 A/ns的di/dt下也会产生100V的电压尖峰。这个尖峰不仅威胁器件安全，还会：

  
  上图：关断特性（有串联电感）

1. 增加开关损耗：关断轨迹会超出理想的负载线。

2. 激发振荡：与器件的输出电容（Coss）形成LC谐振回路，产生严重的振铃，恶化EMI性能。

3. 限制开关速度：为了抑制电压尖峰，工程师不得不增大栅极电阻（Rg），从而牺牲了SiC器件的高速优势。

• 器件难点
  降低模块内部杂散电感，考验的是封装设计和工艺能力。国际大厂广泛采用以下先进技术：

1. 低电感封装拓扑：如“蝴蝶型”（Butterfly）或对称镜像布局，确保并联芯片的电流路径等感。

2. 先进的互连技术：使用大面积铜夹片（Clip Bond）或嵌入式PCB技术替代传统的铝线键合（Al Wire Bond），大幅降低键合电感。

3. 优化的端子设计：采用开尔文源极（Kelvin Source）引脚，将驱动回路与功率回路分离，避免功率回路的高di/dt在源极电感上产生压降，从而干扰栅极驱动信号。
   
   部分国产器件在封装设计上可能仍沿用传统方案，或在精密制造工艺（如DBC蚀刻精度、键合弧度控制）上的一致性不足，导致模块内部的杂散电感偏高。
   

米勒电容 (Miller Capacitance, Cgd)

• 什么是米勒电容？
  米勒电容（Cgd），即栅漏电容，是MOSFET内部栅极与漏极之间的寄生电容。它是一个非线性电容，其值随Vds电压的变化而剧烈变化。在开关过程中，Cgd是连接功率回路（高dv/dt）和驱动回路（低电压）的桥梁。

• 应用影响
  在半桥电路中，当上管高速开通时，其漏极电压会以极高的dv/dt（可达50-100 V/ns）下降。这个dv/dt会通过下管的Cgd耦合一个位移电流（即米勒电流 I_miller = Cgd × dv/dt）到下管的栅极。这个电流流经栅极电阻（Rg）和驱动回路阻抗，会在栅源极（Vgs）上产生一个电压尖峰。如果这个尖峰超过器件的阈值电压（Vth），就会导致下管被意外导通，造成上下管直通（Shoot-through），瞬间短路并烧毁器件。

• 器件难点
  SiC MOSFET对米勒效应尤其敏感，这是由其物理特性决定的：

1. 极高的dv/dt：相比硅基IGBT，SiC的开关速度更快，dv/dt高出数倍，导致耦合的米勒电流幅值更大。

2. 较低的阈值电压（Vth）：SiC MOSFET的Vth通常在1.8V-4V之间，远低于IGBT的5-7V。更糟糕的是，Vth具有负温度系数，在高温下会进一步降低（例如从25°C时的2.7V降至150°C时的1.85V），这使得误导通的风险急剧增加。

   
   因此，器件的Cgd/Ciss（输入电容）比值成为一个关键参数。国际大厂通过优化芯片结构（如沟槽栅设计）来降低Cgd，并提高Ciss，从而减小dv/dt对栅极的影响。应用端则必须采用负压关断（如-5V）或“有源米勒钳位”（Active Miller Clamp）功能来确保器件在关断期间的绝对安全。
   
   

产品参数的一致性 (Parameter Consistency)

• 参数一致性不好的原因是什么？
  参数一致性是衡量一个功率器件厂商综合实力的“试金石”，它贯穿于从材料到成品的每一个环节。任何一个环节的失控，都会将离散性带入客户的产线。

1. 材料层面 (Material Level)

• 外延层 (Epitaxy)：外延层的厚度、掺杂浓度（N-漂移区浓度）的微小不均匀，会直接导致芯片的击穿电压（BVdss）和导通电阻（Rds(on)）的离散。

• 衬底 (Substrate)：SiC衬底的微管（Micropipe）和位错（Dislocation）等晶格缺陷密度，不仅影响良率，更与器件在高温、长期工作下的参数漂移率（如Vth漂移）密切相关。

2. 工艺层面 (Process Level)

• 晶圆制造 (Fab)：光刻的对准精度决定了沟道长度，直接影响跨导（gm）和阈值电压（Vth）。离子注入的能量和剂量、高温退火的温度和时间的微小波动，都会影响器件的电性参数。

• 封装 (Assembly)：在DFN、TO-247等封装中，芯片与引线框架/DBC基板的热膨胀系数（CTE）不匹配会引入机械应力，长期工作下可能导致键合线疲劳或芯片开裂，影响参数稳定性。固晶的厚度、焊线的弧高和拉力等工艺参数的控制精度，也直接影响产品的热阻和可靠性。

3. 测试层面 (Test Level)

• 分档策略 (Binning)：关键参数（如Rds(on), Vth, Qg）的分档区间是否足够严苛，直接决定了出货产品的参数集中度。

• 动态测试 (Dynamic Test)：是否对开关时间、开关损耗等动态参数进行100%测试，还是仅做抽样，这决定了能否筛选出动态特性不佳的器件。

  
  
  

• 可靠性筛选 (Reliability Screening)：是否执行严格的可靠性测试，如高温栅偏（HTRB）、高温反偏（HTGB）和温度循环（TCT）等，以剔除早期失效品。国际大厂通常将车规级标准（如AEC-Q101）的方法论完整移植到消费和工业产品线，通过统计过程控制（SPC）确保制程能力指数（Cpk）持续高于1.67，从而实现从“样品合格”到“批量稳定”的跨越。
  

欢迎行业专业人士在评论区讨论互动！【抛砖引玉 . 筑巢引凤】

免责声明：1）来源：本公众号文章及图片均来自公开网络，旨在分享，不代表本号观点或对真实性负责。2）版权：若转载内容涉及版权，请原作者联系我们，将及时删除。3）责任：用户使用文章内容时需自行判断，因内容引发的所有损失，本号不承担法律责任。4）解释：本声明的最终解释权归本公众号所有，未尽事宜以法律法规为准。

国产碳化硅，就找明古微——感谢深圳市明古微半导体有限公司长期对本公众号的赞助与支持，深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS/SBD、中科本原DSP、乐山希尔整流桥堆/FRD等的核心代理商，与其深度合作并联合开发功率模块及电驱、储能系统，为电动汽车、OBC、DC-DC、充电桩、光伏逆变、SVG、PCS、工业电源、家电变频等能源产业提供完整解决方案，更多信息请登录：www.mgmsemi.com