摘要：采用技术计算机辅助设计（TCAD）软件，对集成超势垒整流器（SBR）的对称型SiCMOS器件（DT-SBR-MOS）和非对称型SiCMOS器件（AT-SBR-MOS）的热特性、非钳位感性负载开关（UIS）过程和短路（SC）能力进行分析，揭示了新型SiCMOS器件的动态可靠性机理，弥补了SiC MOS器件可靠性研究的缺失。研究结果表明，在相同输入功率条件下，由于SBR结构的不同，AT-SBR-MOS的反向导通热阻较DT-SBR-MOS降低了17%。在单次脉冲测试中，因AT-SBR-MOS半包围式的P型区增强了对N型漂移区的耗尽，使其雪崩耐受能量比DT-SBR-MOS高出11%。此外，由于AT-SBR-MOS比DT-SBR-MOS具有更小的电流流通路径，短路耐受时间延长了2us。综合数据表明，AT-SBR-MOS的反向导通热特性、雪崩耐受能力和短路耐受性能均优于DT-SBR-MOS，为高性能SiC功率器件设计提供了重要的参考依据。

关键词：SiC功率器件；超势垒整流器；热特性；非钳位感性负载开关

0 引言

随着电力电子工业对大功率、低功耗、小型化和耐高温功率器件的需求日益增长，第三代半导体材料受到了广泛关注。其中，SiC材料因其与传统硅工艺兼容，并在提升功率密度、提高工作频率以及增强高温、高压耐受能力方面具有显著优势，已成为功率器件领。域的热门材[1]。

目前SiCMOS器件仍面临一些技术挑战，如其内部的寄生体二极管导通时带来的两大问题：1)增加器件导通电阻，产生双极退化效应[2~4]；2)在反向恢复过程中产生较大的功率损耗。这些问题会限制SiC MOS器件的广泛应用。为了抑制槽栅型SiCMOS器件中寄。生体二极管的开启，早期方案是外接一个肖特基势垒二极管(SBD)，但这给SiC模块的小型化带来了挑战[6]。为此研究人员提出了在MOS器件内部集成单极型二极管的解决方案。SUNG等[7]和HSU等[8]提出了将结势垒肖特基二极管(JBS)和SiCMOS器件集成的方案，相比于在SiCMOS外接一个JBS的方案，可节省硅晶圆面积、消除寄生电感，使得电力转换器具有更。小的尺寸、更高的工作频率和更高的可靠性;吴焕杰[9]对集成SBD的SiC MOS器件进行了研究，相比于传统SiC MOS，器件的反向开启电压降低了75%，反向恢复时间降低了86%，可有效改善器件的反向恢复特性，降低器件的功耗。超势垒整流器(SBR)相比JBS和SBD具有更低的泄漏电流、开启电压以及更优异的高温可靠性[10~11]。为进一步提升SiCMOS器件性能，本课题组的DENG等[12]提出了集成SBR方案，研究结果表明，集成SBR的SiCMOS器件可有效消除寄生体二极管引发的双极退化效应，显著提升器件的品质因数，为实现高效能功率转换提供了可靠的技术路径。

然而在电力电子应用中，除了需要关注器件性能的优化，还需确保器件在复杂工况下的稳定性和可靠性。功率器件失效导致系统发生故障的比例最高可达35%[13]。SiCMOS器件与相同规格的Si基器件相比，芯片尺寸更小、功率密度更大，面临更严峻的可靠性挑战[14]。为此，国内外研究人员对SiCMOS器件的可靠性机理，包括SiCMOS器件栅氧化层与阈值电压的退化机理[15~16]、雪崩稳健性[17-18]和短路耐受能力[19~20]等，都做了大量的研究，但目前仍较缺乏关于集成SBR的槽栅型SiC MOS器件动态可靠性的研究。SBR结构的引入会改变SiC MOS器件的特性，因此开展集成SBR的对称型SiCMOS器件(DT-SBR-MOS)和非对称型SiC MOS器件(AT-SBR-MOS)可靠性的研究，明确其可能存在的失效机理，对完善整个SiCMOS器件的可靠性机理以及提升电力电子系统的稳定性和安全性具有重要意义。

本文围绕 DT-SBR-MOS 和 AT-SBR-MOS 的热特性、非钳位感性负载开关(UIS)过程和短路(SC)耐受能力等可靠性问题开展深入研究。

1 器件结构

DT-SBR-MOS 和 AT-SBR-MOS器件的结构如图1所示，具体尺寸详见表1[21]。两者的主要区别在于右侧N型基区的设计,AT-SBR-MOS 将 SBR结构延伸至假栅(DG)底部，使N型基区与P型区均与DG左边界对齐。两种器件均采用分裂栅结构，其中左侧多晶硅作为MOSFET的栅极(G)，右侧多晶硅作为DG，并通过顶部通孔连接至源极。分裂栅之间的氧化层由多晶硅氧化形成，厚度较大。为了降低SBR的开启电压Vf，,DG下的氧化层厚度tco略小于栅极下的氧化层厚度tox。AT-SBR-MOS 和 DT-SBR-MOS 的tco默认值分别为10nm和30nm。两器件SBR沟道均采用N型掺杂，各部分掺杂浓度见表2[21]。

2 可靠性仿真验证与分析

采用TCAD 软 件 对 DT-SBR-MOS和AT-SBR-MOS器件的自热效应、UIS过程和SC能力进行仿真分析。仿真中使用多种物理模型，包括不完全电离模型、迁移率模型、高电场迁移率退化模型、碰撞电离模型、Fowler-Nordheim隧穿模型以及晶格自热模型。器件漏极和源极的边界热阻为0.3cm²·K/W，栅极边界热阻为30000cm²K/W[22]。

2.1 热特性分析

首先对正向导通时自热效应引起的器件内部温度变化及产生的电学特性影响进行研究。器件热阻Rth定义如下：

式中Tmax为器件工作时内部最高温度，T0为环境温度（设为300K)，Pd为器件功率密度。

2.1.1 正向导通热性能分析

P+ 基于电热耦合计算方法，在栅-源电压VGS=15V和漏-源电压VDS=150V的条件下，两器件的晶格温度分布如图2（a)所示。由于氧化层的热导率较低(KSiO2=1.4W·m-1.K-1)，热量主要集中在JFET区下方的漂移区内。图2(a)中虚线位置的温度分布曲线如图2(b)所示，可以看出DT-SBR-MOS和AT-SBR-MOS的Tmax分别为439.2K和440.7K。

由于散射机制受温度影响，载流子迁移率下降、漂移速度降低。因此，器件漏-源电流密度JDs因温度升高产生退化，在VDS=150V时，两器件的饱和转移特性曲线如图3所示。在VGS较小时，JDS受自热效应的影响较小；随着VGS的增大，JDS的退化愈加明显。当VGS=15V时,DT-SBR-MOS和AT-SBR-MOS的JDS退化量分别为9.11%和9.27%。

Tmax与Rth随输入功率密度的变化曲线如图4所示，可以看出当器件的输入功率密度较大时，温度升高对SiC的热导率产生显著影响，导致热阻增大，从而使器件温度明显上升。DT-SBR-MOS和AT-SBR-MOS的Tmax随输入功率密度的变化曲线基本重合。

在输入功率密度为1MW/cm2时，AT-SBR-MOS和DT-SBR-MOS的Rt分别72.1μK·cm²·W和70.9 μK·cm²·W，前者高出1.7%。尽管1.7%的正向导通热阻差异在工程应用中的影响有限，但为全面评估两器件性能差异，本文仍对它们正向导通状态下的热特性进行了研究和分析。

2.1.2 反向导通热性能分析

器件反向导通特性曲线如图5(a）所示，在-5~0V，器件的输入功率较小，自热效应不明显。图5（b）为JSD=-1kA·cm-²时器件内部温度分布，两器件的温度最高点都在N型基区的上端，可以看出AT-SBR-MOS和DT-SBR-MOS的最高温度基本保持一致。通过观察还可以发现，器件反向导通产生的热量主要沿着N型基区扩散。为进一步对比两器件的反向导通热性能，对两器件在JDs=-1kA·cm-²时的反向导通热阻分别进行计算。当VDS=-3.2V时，DT-SBR-MOS和AT-SBR-MOS对应的输入功率密度为3.2kW·cm-2，通过式(1)计算出DT-SBR-MOS和AT-SBR-MOS的反向导通热阻为56.25uK/W和46.5uK/W，尽管后者低了约17%，但实质上两器件反向导通热阻本身就极小，因此反向导通热阻差异对器件温升特性影响不大。

2.2 UIS过程分析

UIS过程是指在MOSFET关断瞬间，存储在电感负载中的能量迅速释放，导致MOSFET的漏-源电压瞬间达到雪崩击穿电压的过程。该过程可用于测量器件的雪崩耐量，是评估器件在雪崩击穿条件下抗失效能力的关键参数[23]。UIS特性测试电路如图6所示，在单次脉冲条件下对DT-SBR-MOS和AT-SBR-MOS进行UIS特性仿真，图中，LD为漏极电感，VDD为漏极偏置电压，RG为栅极电阻，VG为栅极电压，C为并联电容，DUT为待测器件。栅极脉冲宽度ts从20us开始，以1us为步长逐步增加，直至器件失效。雪崩耐量Ea计算公式如下：

式中Ipeak为器件在雪崩耐受时间内的最大漏-源电流。

2.2.1 DT-SBR-MOS的UIS特性

DT-SBR-MOS的UIS特性如图7所示。随着t的增大，器件在UIS过程中JDS逐渐增加，在关断瞬间雪崩电压达到1510V，同时Tmax也逐渐上升。当ts≤21s且UIS过程结束后，JDS线性下降至零，VDS恢复到偏置电压600V，器件能够正常关断；当ts21us时，JDS在线性下降一段时间后再次上升，表明栅极失去了对JDS的控制能力，DT-SBR-MOS发生失效。不断增大的JDS还会导致VDS逐渐下降，并使Tax进一步升高。因此，DT-SBR-MOS的UIS临界失效脉冲宽度为21us，由式(2)可得，其单位有源区面积下的Eav=13.7J。

2.2.2 AT-SBR-MOS的UIS特性

AT-SBR-MOS的UIS特性如图8所示。在器件关断瞬间，AT-SBR-MOS的VDS上升至1451V。当ts≤22us时，器件在雪崩击穿过程结束后仍能正常关断；当ts>22us时，UIS过程结束后，栅极失去对JDS的控制，VDs逐渐下降，同时Tmax继续上升。因此，AT-SBR-MOS的UIS临界失效脉冲宽度为22μSs。通过计算可得，其单位有源面积下的Eav=15.2J。

在单次脉冲测试中,AT-SBR-MOS相较于DT-SBR-MOS的雪崩时间提升了约1s，虽然幅度有限，但其雪崩耐受能量却提高了约11%，说明器件的整体雪崩耐受能力得到了显著增强。AT-SBR-MOS中雪崩耐受能力的提升主要得益于SBR结构中半包围式的P型区增强了对N型漂移区的耗尽，因此在反向击穿时，AT-SBR-MOS可以承受更大的雪崩能量。综合数据表明AT-SBR-MOS结构不仅能够承受更长时间的雪崩击穿，同时在单位时间内也可吸收更多雪崩能量，在极端环境下具有高可靠性。该研究成果为提升集成SBR的槽栅型SiCMOS器件的雪崩耐受能力提供了新的技术路径。

2.3 短路过程分析

在实际工作中，SiCMOS器件还可能因误触发而进入短路状态，导致器件在导通时承受高电压和大电流，短时间内温度急剧上升，从而极易损坏[24]。而SiC MOS器件相比于传统硅基MOS器件芯片面积更小、电流密度更大，其在短路条件下承受故障而不损坏的能力(即短路能力）更为重要。SC测试电路如图9所示，对DT-SBR-MOS和AT-SBR-MOS进行单次脉冲短路特性仿真，分析其短路能力，并与传统结构器件的短路特性进行对比，图中，RD为漏极电阻，RS和LS分别为源极电阻与电感。短路脉冲宽度从20us开始，采用5us的递增步长进行短路特性仿真，直至器件失效。临界短路能量Esc的计算公式如下：

式中tsc为短路耐受时间，IDS(t)和VDS(t)分别为短路条件下随时间变化的漏-源电流和漏-源电压。

2.3.1 短路特性分析

DT-SBR-MOS 和 AT-SBR-MOS 的漏-源电流密度与短路时间之间的短路特性曲线如图10所示。脉冲宽度的变化对短路电流密度的上升过程影响较小。随着脉冲宽度的增加，短路电流密度在脉冲末尾的下降斜率逐渐放缓，甚至出现上翘的趋势，且下降过程结束后的拖尾电流密度也随脉冲宽度增大而增加。当短路脉冲宽度达到40us时，器件的拖尾电流密度显著增大，并且在器件关断后，拖尾电流密度并未随时间逐渐下降，反而呈现上升趋势。特别是DT-SBR-MOS,其拖尾电流密度迅速上升，表明栅极已失去对电流的控制能力。

为了进一步探究器件拖尾电流产生的原因，对器件短路时内部最高温度随短路时间的变化及其拖尾电流流通路径进行了进一步的分析。

不同脉冲宽度下，器件内部最高温度与短路时间之间的短路特性曲线如图11所示。可以看出，在短路期间器件温度迅速上升，且短路脉冲宽度越大，Tmax也越高；当器件失效时，Tmax在关断时刻达到峰值。更高的温度导致热激发产生的载流子数量增多，从而引起拖尾电流的增大。当短路脉冲宽度达到40us时，Tmax已接近SiC的本征温度，本征激发产生的载流子数量变得不可忽略。此时，器件因拖尾电流导致的热量产生速率超过散热速率，器件发生热失控，Tmax不受控制地上升。在脉冲宽度末尾，短路电流出现上翘现象，也预示着器件即将失效。

ts=40us、短路时间为70us时两器件垂直方向的拖尾电流如图12所示。拖尾电流主要集中在氧化层两侧的基区，且以电子电流为主，同时包含少量空穴电流。

这表明MOS器件的失效与寄生三极管的开启密切相关，并伴随着本征载流子的热激发。寄生三极管的导通电流导致温度上升，而温度的升高又进一步引起电流的增大，形成正反馈效应，最终导致器件失效。

2.3.2 短路能力分析

为了分析DT-SBR-MOS和AT-SBR-MOS器件的短路耐受时间和耐受能量，将脉冲宽度递增步长减小至1us。同时引入如图13所示的传统对称槽栅型SiC MOS器件(DT-MOS)和传统非对称槽栅型SiC MOS器件（AT-MOS）作为对照样本，进行对比分析。

4种器件在单次脉冲下器件临界失效的短路特性如图14所示，AT-MOS的tsc最长，为41us;AT-SBR-MOS的tsc略长于DT-SBR-MOS，两者分别为37us和35us;DT-MOS的tsc最短，为31us。通过分析发现，这4种器件的短路耐受时间与它们的电流流通路径大小负相关：当电流流通路径增大时，器件内部的电阻损耗相应增加，热量的产生速率显著加快，器件内部产生更多的载流子，导致电流进一步上升。而电流的上升又会产生更多的热量，形成恶性循环，最终加速器件失效，减小器件的短路耐受时间。

尽管不同结构的tsc存在差别，但通过积分计算发现，器件在单次脉冲下失效的Esc区别较小，4种器件在单位有源区面积下的Esc基本维持在16J。根据式(3)，可知器件的短路耐受能量不仅与其短路耐受时间成正比，还与其短路条件下随时间变化的漏-源电流密度以及漏-源电压成正比。从图14(a)可以看出，虽然DT-MOS的短路耐受时间最短，但是其短路条件下的漏-源电流密度却是最大的，因此最终使得4种器件在单位有源面积下的短路耐受能量几乎相等。

3 结论

本文通过使用TCAD软件对新型集成SBR的槽栅型SiCMOS器件DT-SBR-MOS和AT-SBR-MOS的热特性、UIS过程以及短路耐受能力进行仿真对比与分析。研究结果表明，虽然AT-SBR-MOS的正向导通热阻比DT-SBR-MOS高1.7%，但其反向导通热阻却降低了17%，同时其雪崩耐受能力和短路耐受能力显著优于DT-SBR-MOS。这一研究弥补了碳化硅功率器件可靠性研究方面的缺失；较为全面的可靠性分析为设计具有更高稳健性的SiCMOSFET提供了重要的理论依据和设计思路。

**为方便大家沟通，碳化硅 MOS 技术交流群已建，诚邀业内同仁、技术爱好者入群，共探前沿技术，交流实战经验，携手推动行业发展！

同时也欢迎添加作者个人微信交流合作：

国产碳化硅  就找明古微——感谢深圳市明古微半导体有限公司长期对本公众号的赞助与支持，深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS、中科本原DSP、乐山希尔整流桥堆及FRD等的核心代理商，与其深度合作并联合开发功率模块及电动主驱、工业能源等解决方案，助力工业电源、电力电子、SST、光伏储能、新能源汽车、充电桩等产业发展，更多信息请登录：www.mgmsemi.com

免责声明：1）来源：本公众号文章及图片均来自公开网络，旨在分享，不代表本号观点或对真实性负责。2）版权：若转载内容涉及版权，请原作者联系我们，将及时删除。3）责任：用户使用文章内容时需自行判断，因内容引发的所有损失，本号不承担法律责任。4）解释：本声明的最终解释权归本公众号所有，未尽事宜以法律法规为准。