Q1：英飞凌的SiC MOS不需要负压吧？
如果单纯从抑制寄生导通的角度看，对于一个设计良好的电路，英飞凌SiC MOSFET是不需要用负压关断的。但是负压对关断损耗有影响。
SiC MOSFET的Vgs负压对Rdson和Esw的影响
Vgs负压不同，其Rdson不变；Vgs负压越低，其Esw越低(Eoff)。同样，我们看下不同Vgs负压的仿真结果，如图4和图5所示：
图4.不同Vgs负压(Vgs=0V和-3V)，对SiC开关特性的影响(25C)
图5.不同Vgs负压(Vgs=0V和-3V)，对SiC开关特性的影响(25C)
因此，如果选择Vgs=-3V关断，对于SiC的Rdson无所助益，但是对关断损耗Eoff的减小还是比较明显的，尤其对一些只有关断损耗Eoff的场合收益明显。同时选择Vgs=-3V对降低开通时刻的寄生导通风险也是立竿见影。
Q2: SiC MOSFET的栅极氧化层为什么容易失效，有什么优化的方案？
大量的栅极氧化层早期失效多年来一直在阻碍SiC MOSFET的商业化进程，并引发出对SiC MOS开关能否像Si技术一样可靠的怀疑。过去十年里，SiC技术已发展得基本成熟，SiC MOS器件的栅极氧化层可靠性已逐步取得改进。这为它们成功地进入大众市场打开了大门。
在栅极氧化层可靠性领域，可以重复使用Si技术的许多专业知识。例如，事实表明，SiC器件上的SiO2的物理击穿场强与Si器件上的SiO2相似（即使不相同）。这意味着，在SiC上制取的SiO2的整体击穿稳定性与在Si上制取的SiO2一样好。SiC MOSFET的栅极氧化层可靠性之所以不如Si MOSFET，是由“外在”的缺陷导致的。外在的缺陷是指栅极氧化层发生细微的变形，致使局部氧化层变薄，如图1所示。
图1. SiO2的外在缺陷示意图。
外在缺陷可以是由氧化层变形（因为EPI或衬底缺陷）等原因导致的物理氧化层变薄，也可以是由介电场强降低（因为含有金属杂质、颗粒或孔隙）导致的电气氧化层变薄。有些变形可能源自于EPI或衬底缺陷、金属杂质、颗粒，或在器件制造过程中掺入到栅极氧化层中的其他外来杂质。
Q3：如何提高碳化硅MOSFET的可靠性与寿命？
SiC能使用硅器件的许多著名概念和工艺技术，其中包括基本的器件设计，如垂直型肖特基二极管或垂直型功率MOSFET。因此，用于验证硅器件长期稳定性的许多方法可以直接用到SiC上。但更深入的分析表明，基于SiC的器件还需要进行一些不同于Si器件的额外可靠性试验。这是因为：
■ SiC材料本身具有的特定缺陷结构、各向异性、机械性能和热性能等
■更大的带隙及其对MOS器件的界面陷阱密度和动力特性的影响
■材料本身及器件终端在运行中高达10倍的电场强度，以及高电场强度对氧化层寿命的影响
■高压运行（VDS>1000V）与快速开关（> 50V/ns）相结合的新运行模式
Q4：电荷集中在沟槽附近，特别是弯曲率高的地方，英飞凌做了什么补救措施？
英飞凌采用非对称沟槽栅结构，沟槽的一侧设有深P阱，P阱包围沟槽倒角，可以大大舒缓电场在沟槽倒角处的聚集。
Q5：碳化硅阈值电压漂移的问题怎么解决的？
阈值漂移，本质上是栅极氧化层中的缺陷，捕获了不该属于它的电子，氧化层中电子日积月累，就会造成阈值降低。所以要规避这种现象，芯片设计中要改善氧化层的质量。M1H就是改善了氧化层的质量，实现了方形门极电压操作曲线，也就是说不管什么开关频率，都可以使用负压下限-10V了。
Q6：1700V的SiC管子都能做到12V驱动电压了，如何能做到这么低还保证阈值电压的呢？
目前英飞凌1700V SiC MOSFET主要面向应用是辅助电源，12V驱动电压主要是为了和大部分反激式控制器兼容。也可以采用15V的驱动电压主，如果用15V驱动，导通损耗会更低。
Q7：Cox是什么电容，和cgs,cgd有啥关系？
下图是IGBT内部的寄生电容示意图，MOSFET同理。可以看到Cox是多晶硅栅极对衬底的电容，以栅极氧化层为介质，包括下图中的C2,C3,C4。其中，C3,C4是输入电容Cge的一部分，C2是Cgc的一部分。沟道电阻的公式中出现的Cox特指C3。
Q8：动态HTGB和稳态HTGB对比，哪一个更严格？
如果动态HTGB是指GSS-Gate switching stress，那么GSS与HTGB考查的是不同维度的内容，GSS考查的是SiC MOSFET在多次开关周期后阈值的漂移程度，而HTGB考查的是长期的栅极偏压应力下栅氧化层的退化程度。两者对于评估SIC MOS的可靠性来说都是不可或缺的，不存在哪一个更严格。
声明：此文部分内容取自网络素材，文中观点仅供分享交流，仅为传递信息为目的，若有来源标注错误或如涉及版权等问题，请与作者联系，将及时更正、删除，谢谢。
