为什么高频下SiC MOSFET可能“输给”IGBT？

首先我们搞清楚影响效率的主要来源。

SiC MOSFET的损耗构成：开关损耗：主要来自电容的充放电（Coss， Cgd）。频率越高，单位时间内对电容充放电的次数越多，这部分损耗线性增加。导通损耗：与Rdson（on）和电流平方成正比，与频率无直接关系。驱动损耗：对栅极电容Cgs的充放电损耗，也随频率线性增加。

IGBT的损耗构成：开关损耗：主要来自电流电压交叠和关断拖尾电流。虽然单次开关能量可能比SiC高，但其对频率的依赖性有一定饱和趋势（尤其是拖尾电流，时间固定）。导通损耗：主要是导通压降Vce（sat）和电流的乘积，与频率无关。驱动损耗：通常很低。

因此在相同的低频率时，SiC MOSFET极低的开关损耗使其总损耗远低于IGBT。但当频率升至某一临界点后，SiC MOSFET的电容性开关损耗（与频率成正比） 可能增长到超过其节省的导通损耗，而此时IGBT的损耗增长相对平缓。需要注意的是IGBT能做的频率上限低于SiC MOSFET，因此当IGBT的频率已经到上限时，SiC MOSFET开关损耗还会随着频率提高而继续上升。此时，SiC MOSFET的损耗就会高于IGBT，导致IGBT的总效率就可能实现反超。

如何找到平衡点？一个系统化的方法

1、明确应用场景与约束条件，这是所有决策的基础。以下几个参数比较关键：

功率等级：电压（如650V， 1200V， 1700V）、额定/峰值电流。

开关频率目标范围：你希望达到的频率（例如：50kHz， 100kHz， 500kHz）。

拓扑结构：硬开关/软开关？Boost， Buck， 全桥， LLC？

散热条件：最大允许结温、散热器热阻、冷却方式（自然对流、风冷、液冷）。

核心目标：是追求最高效率，还是最小体积（高频可减小无源器件体积），或是成本优先？

2、精准的损耗建模与计算（最关键的一步），不能凭感觉，必须进行量化计算和仿真。

选择候选器件：在同一电压电流等级下，选取1-2款具有代表性的SiC MOSFET和IGBT（包括三代/四代超快速IGBT）。

获取准确模型和数据：SiC MOSFET重点关注 Rdson（on）、Coss（Eoss）、Cgd（Qgd）、Cgs（Qg） 。注意Coss的非线性，计算损耗时使用能量Eoss而非简单电容值。IGBT重点关注 Vce（sat）、开关能量Eon/Eoff（尤其是Eoff）、反向恢复电荷Qrr。

分项计算损耗：

导通损耗：根据电流波形和占空比计算。

开关损耗：SiC MOSFET使用 Psw = fsw * （Eon + Eoff），Eon/Eoff可从datasheet曲线查得或通过公式估算（与门极电阻Rg强相关）。IGBT：同样使用 Psw = fsw * （Eon + Eoff）。

驱动损耗：Pdrv = fsw * Qg * Vdrive。

二极管损耗：计算反向恢复损耗和导通损耗。（如果体二极管或续流二极管工作）

生成“损耗-频率”对比曲线：这是找到平衡点的核心图表。在同一张图上，分别绘制所选SiC MOSFET和IGBT的总损耗（或温升）随开关频率变化的曲线。

3、考虑实际因素与优化设计。理论交点只是起点，实际平衡点需调整。

优化SiC MOSFET的驱动以降低其开关损耗：首先可以降低门极电阻Rg，这是最直接有效的方法，但需注意防止振荡和电压过冲。优化门极驱动电压，例如采用+15V/-3V或+18V/-2V的驱动，负压关断有助于降低关断损耗和防止误导通。再使用有源米勒钳位。封装可以采用开尔文源极封装，消除源极寄生电感影响，提升开关速度。

利用软开关技术（ZVS/ZCS）：如果采用LLC、移相全桥等软开关拓扑，可以几乎消除开关损耗。此时SiC MOSFET的低导通损耗优势将无悬念地胜出，平衡点频率会极大提高，甚至在任何频率下SiC都更优。

需要注意的是高频可以显著减小变压器和电感的体积。即使功率器件损耗略高，但系统总效率或功率密度可能更优。另外更高的频率可能需要更复杂的散热设计，散热成本会增加。驱动方面，SiC MOSFET的驱动要求可能更高。最后就是可靠问题，高频下的电压应力、热应力需要仔细评估。

4、实验验证

对选定的器件在真实电路条件下进行双脉冲测试，实测开关能量Eon/Eoff，验证理论计算。搭建样机，在目标频率附近，实测整机效率、关键器件温升。最后结合效率曲线、温升数据、体积、成本、可靠性，确定最终的器件选择和系统工作频率。

通过实践中的经验我们知道电压越高（如>800V），SiC MOSFET的优势越明显，平衡点频率也越高。电流越大，IGBT的导通压降劣势越明显，SiC MOSFET的导通损耗优势越大。

对于1200V器件，在20-50kHz量级，SiC MOSFET通常全面占优。在50kHz - 150kHz范围内，是竞争激烈的“灰色地带”，需要通过上述方法精确分析。超过150kHz-200kHz，在硬开关拓扑中，系统设计优秀的SiC MOSFET通常能保持优势，但IGBT已基本退出竞争。

需要关注的是超快速场截止IGBT（如英飞凌的IKW系列， 富士电机的RP系列）不断缩小与SiC在高频下的差距。另外新一代SiC器件（如WolfSpeed的Gen4， ROHM的Gen4）不断降低Rdson和Qg，提升FOM（Figure of Merit），将平衡点推向更高频率。

因此找到平衡点的本质，就是在“SiC MOSFET因高频带来的电容损耗增加”与“IGBT固有的高导通压降和关断拖尾损耗”之间，为你的特定应用找到一个总损耗最低、或系统综合收益最大的最优解。需要特别注意的是在SiC MOSFTE可以比IGBT做到更高频率，有时候我们提到的损耗增加，实际上是因为频率远高出IGBT之后的现象，在相同频率下，理论上SiC MOS的效率始终会优于IGBT。

**为方便大家沟通，碳化硅 MOS 技术交流群已建，诚邀业内同仁、技术爱好者入群，共探前沿技术，交流实战经验，携手推动行业发展！

同时也欢迎添加作者个人微信交流合作：

感谢深圳市明古微半导体有限公司长期的赞助与支持！国产碳化硅，就找明古微！深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS/SBD、中科本原DSP、乐山希尔整流桥堆/FRD等的核心代理商，与其深度合作并联合开发碳化硅功率模块、电驱方案、储能系统，致力于为电动汽车、OBC、DC-DC、充电桩、光伏逆变、SVG、PCS、工业电源、家电变频等能源领域提供基于碳化硅功率器件及完整解决方案，更多信息请登录：www.mgmsemi.com

声明：此文部分内容取自网络素材，文中观点仅供分享交流，仅为传递信息为目的，若有来源标注错误或如涉及版权等问题，请与作者联系，将及时更正、删除，谢谢。