碳化硅（SiC）外延层作为功率器件的 “功能核心层”，其厚度并非简单的 “越厚越好” 或 “越薄越好”，而是击穿电压、导通损耗、开关特性、可靠性、短路安全五大核心维度的 “性能总开关”。同时，外延工艺是衬底到器件的 “承上启下” 环节，其厚度均匀性、掺杂精度、缺陷控制直接决定芯片良率与车规级可靠性。本文将深度补充外延对器件的隐性影响、全流程工艺细节，并扩容国内外延厂商图谱，覆盖纯外延、IDM、衬底一体化三大阵营。

一 外延厚度对器件参数的深度影响（含隐性关联与量化机理）

外延层的核心功能是作为器件的漂移区（承担反向耐压）与电流通道（决定导通损耗），厚度的变化会通过 “电场分布、载流子输运、结电容特性、热 - 电耦合” 四大物理机制，对器件全参数产生连锁反应。此前基础分析外，重点补充隐性影响、量化阈值、器件结构差异化表现三大核心内容。

（一）核心电参数的 “极致折中”：从显性关联到隐性耦合

1. 击穿电压（BV）与 “安全裕量” 的厚度依赖

• 基础规律

  在固定掺杂浓度下，BV 与外延厚度的平方成正比（符合泊松方程与雪崩击穿条件），这是功率器件设计的 “黄金法则”。

• 深度补充

  实际设计厚度需比理论值高 10%–20%，即 “安全裕量”，核心原因有三：① 衬底 - 外延界面的缺陷会导致电场集中，需额外厚度抵消；② 外延厚度的均匀性偏差（如 ±2%）会使局部厚度低于理论值，引发 “提前击穿”；③ 高温工作时，SiC 的临界击穿场强会轻微下降，厚外延可保障全温区可靠性。

• 差异化设计

• 平面型器件：厚度裕量需达 20%，因表面电场易集中；
• 沟槽型器件：利用沟槽结构优化电场，裕量可降至 10%，因此同电压等级下，沟槽型器件的外延厚度可比平面型薄 15%–20%。

• 量化关系

• 600V 器件：外延约 5–8 μm
• 1200V 器件：外延约 10–15 μm
• 3.3kV 器件：外延约 30–40 μm
• 10kV + 高压器件：外延需 100–150 μm+

• 外延层是器件的漂移区，承担反向偏置时的电场承受。厚度决定漂移区长度，直接决定器件能承受的最大反向电压。厚度不足时，电场峰值超过 SiC 临界击穿场强（~3.0 MV/cm），发生雪崩击穿。
• 
  

客观推荐：国产碳化硅二极管优质厂商三安、长飞先进、泰科天润、基本半导体... ...

2. 导通电阻（Rₒₙ,sp）的 “厚度 - 掺杂” 协同优化

• 核心公式

• 漂移区导通电阻 Ron,sp=t/μnNdq
• （t为外延厚度，μn为电子迁移率，Nd为掺杂浓度，q为电子电荷量）。可见，厚度与导通电阻线性正相关，掺杂浓度与导通电阻负相关。

• 深度补充

  厚度是 “电压等级锁定” 后的被动变量，而非主动优化目标。例如：
• 1200V 器件：若追求更低 Rₒₙ，需在不降低 BV 的前提下，提高掺杂浓度，再对应增加厚度（维持电场峰值低于临界值）；
• 结果是 “高掺杂 + 厚外延” 的组合，虽降低了单位厚度的电阻，但总厚度增加，最终 Rₒₙ的优化空间受限于 “掺杂均匀性”（高掺杂易导致浓度梯度，引发电场畸变）。

• 隐性影响

  厚外延会增加 “JFET 区电阻”（针对垂直双扩散 MOSFET，VDMOS），因外延厚度决定 JFET 区的纵向长度，进一步推高总 Rₒₙ。

3. 开关损耗的 “双因素控制”：载流子与结电容

此前仅提及 “薄外延开关快”，实际需拆解为载流子存储效应与结电容充放电两大核心机制，且对不同器件类型影响差异显著：

• MOSFET 器件

  开关损耗主要由栅极电容（Ciss）、输出电容（Coss） 决定。外延越厚，漏 - 衬底结的耗尽层宽度变化率越低，Coss 的非线性度越小，但整体电容值上升（因结面积不变，耗尽层厚度增加使电容值下降，此为矛盾点，核心取决于 “外延厚度 / 掺杂浓度” 的匹配）。实际设计中，薄外延 + 高掺杂的组合，会使 Coss 更小，开关损耗更低（充放电电荷更少）。

• 肖特基二极管（SBD）

  无少子存储效应，开关损耗完全由结电容决定。外延越薄，结电容越大，但 SiC SBD 的结电容本身远小于硅基二极管，因此薄外延带来的电容增加，远低于其导通损耗降低的收益。

• 量化数据

  对于 1200V SiC MOSFET，外延厚度从 15μm 降至 12μm（保持掺杂浓度不变），关断损耗可降低 12%–15%，但需通过沟槽结构优化电场，避免 BV 下降。

（二）可靠性与特殊工况的 “厚度阈值”：常被忽视的关键维度

1. 短路耐受时间（SCWT）：厚外延的 “安全优势”

SiC MOSFET 的短路失效机理是 “热失控”，而外延厚度直接决定短路电流的峰值：

• 规律

  外延越厚，漂移区电阻越大，短路电流峰值越低，SCWT 越长。

• 机理

  短路时，器件处于 “全导通状态”，电流由漂移区电阻主导。厚外延的高电阻会限制电流上升速率，降低芯片结温的增长速度，从而延长短路耐受时间（车规级器件要求 SCWT≥5μs）。

• 设计折中

  车规级 1200V SiC MOSFET，外延厚度通常选择 12–14μm（而非工业级的 10–12μm），以牺牲少量导通损耗，换取足够的 SCWT，适配新能源汽车的极端工况。

2. 栅氧可靠性：厚度不均引发的 “电场畸变效应”

外延厚度的局部偏差（如边缘薄、中心厚），会导致漏 - 栅极之间的电场分布不均：

• 风险

  厚度较薄的区域，电场峰值会集中在栅氧层下方，使栅氧承受的电场强度超过其临界值（~8 MV/cm），引发栅氧击穿、阈值电压漂移，最终导致器件失效。

• 量化要求

  车规级外延片的厚度均匀性需≤±1.5%，远高于工业级的 ±3%，这是碳化硅外延工艺的核心壁垒之一。

3. 高温与辐照可靠性：厚外延的 “稳定性保障”

• 高温工作

  SiC 器件的工作温度可达 200℃，高温下载流子的电离率会上升，若外延厚度不足，易引发 “雪崩倍增效应”，导致漏电流急剧增加。厚外延可降低高温下的电场峰值，保障漏电流在可控范围（车规级要求 200℃时，反向漏电流≤1μA）。

• 辐照环境

  在航天、核电等场景，高能粒子会在漂移区产生大量电子 - 空穴对，厚外延可增加载流子的 “复合路径”，降低辐照诱导的漏电流，同时避免因辐照导致的缺陷聚集，引发局部击穿。

（三）不同器件类型的 “厚度设计差异化”

二 碳化硅外延核心工艺：从原理到产业化控制（全流程解析）

目前，高温化学气相沉积（HTCVD） 是碳化硅同质外延的唯一产业化工艺，占据全球 99% 以上的市场份额。其核心逻辑是 “在 1500–1650℃的高温下，通过气态前驱体的热分解与化学反应，在 SiC 衬底上生长出晶格匹配、参数可控的 4H-SiC 单晶层”。此前仅提及基础工艺，本文将补充工艺演进、核心子流程、关键控制难点、前沿技术四大核心内容。

特别鸣谢：国产碳化硅 就找明古微（136 7022 5257）国产碳化硅功率模块累计出货5年，模块出货数量近百万只（非乘用车）...

（一）工艺核心原理与演进：从 “冷壁” 到 “氯基快速生长”

碳化硅外延工艺的发展，本质是 “生长速率、晶体质量、均匀性” 三者的平衡过程，经历了三大里程碑：

1. 第一代：冷壁 CVD 工艺

• 特点：反应室壁温度低（<800℃），仅衬底被加热，结构简单；
• 缺陷：温度梯度大，厚度均匀性差（±5% 以上），易产生 “Si 滴”（气相 Si 团簇），生长速率慢（<5μm/h）；
• 现状：仅用于实验室研发，已被产业化淘汰。

2. 第二代：热壁 CVD 工艺

• 核心改进：反应室壁与衬底同温（1500–1600℃），温度梯度降至 < 5℃，大幅提升厚度均匀性（±2%–3%）；
• 关键设计：采用 “水平式反应腔 + 石墨舟承载”，实现多片同时生长（6 英寸炉可承载 25–30 片）；
• 现状：当前产业化主流工艺，全球 80% 以上的外延厂商采用此技术。

3. 第三代：氯基快速外延工艺

• 核心突破：引入氯基前驱体（如三氯硅烷 TCS、HCl），替代传统的硅烷（SiH₄）作为硅源；
• 优势：① 抑制 Si 团簇形成，消除 “Si 滴” 缺陷；② 生长速率提升至 15–30μm/h（是热壁工艺的 3–5 倍）；③ 厚外延（>50μm）生长时，晶体质量不下降；
• 现状：高压厚外延（3.3kV 以上）的核心工艺，Wolfspeed、II-VI 已实现量产，国内厂商正处于产业化验证阶段。

（二）全流程工艺子环节：从衬底预处理到外延后检测

碳化硅外延生长是一个 “多环节联动、参数精准控制” 的过程，完整流程包含6 个核心步骤，每个步骤都直接影响最终的厚度、掺杂与缺陷指标：

（三）工艺核心控制难点：三大 “卡脖子” 问题

1. 厚度与掺杂的 “同步均匀性” 控制

• 挑战：反应腔的 “温度场、流场” 存在天然的不均匀性（如边缘温度低、中心温度高），导致厚度与掺杂浓度出现 “边缘 - 中心梯度”；
• 解决方案：① 采用 “多区控温”（6 英寸炉分 3–5 个温区），实时调节各区域功率；② 优化气流分布（如采用 “旋流进气” 设计），使前驱体均匀覆盖衬底；③ 引入 “原位激光干涉监测”，实时反馈厚度，动态调整生长时间。

2. 缺陷的 “源头抑制” 与 “过程控制”碳化硅外延的缺陷主要分为 “衬底继承缺陷”（如微管、位错）和 “外延诱导缺陷”（如三角缺陷、基面位错 BPD），其中BPD 是功率器件可靠性的最大威胁（会在器件工作时转化为 “穿透位错”，导致漏电流增加）。

• 抑制措施：① 控制 C/Si 比（1.2–1.5），避免碳富集形成 “碳包” 缺陷；② 采用 “两步生长法”（先低速生长一层薄缓冲层，修复衬底缺陷，再高速生长主外延层）；③ 优化退火工艺，使 BPD 发生 “弯曲转化”，成为非导通型的刃型位错。

3. 8 英寸大尺寸的 “工艺适配”从 6 英寸到 8 英寸，外延工艺的难度呈 “指数级上升”：

• 核心挑战：① 8 英寸衬底的 “翘曲度” 控制（高温下易变形，导致厚度不均）；② 反应腔的 “流场 / 温场” 放大效应（边缘与中心的参数偏差扩大）；③ 石墨件的 “寿命匹配”（8 英寸石墨舟的热膨胀系数需更精准）；
• 现状：全球仅 Wolfspeed 实现 8 英寸外延量产，国内厂商（三安光电、瀚天天成）处于 “通线试产” 阶段，核心突破点是 “大尺寸衬底的翘曲度控制” 与 “多区控温算法优化”。

（四）前沿工艺技术：面向未来的 “降本增效” 方向

1. 等离子体增强 CVD（PECVD）

   利用等离子体降低生长温度（至 1200–1400℃），减少热应力缺陷，目前处于实验室研发阶段；

2. 原子层沉积（ALD）辅助外延

   通过 ALD 生长超薄缓冲层（nm 级），精准控制界面特性，提升器件的栅氧可靠性；

3. 人工智能（AI）工艺优化

   利用 AI 算法拟合 “温度、压力、流量” 与 “厚度、掺杂、缺陷” 的关联模型，实现工艺参数的 “自优化”，国内部分厂商已开始试点应用。
4. 
   

三 国内外延主要厂商全景（2026）：扩容三大阵营，覆盖核心技术路线

此前仅列举了 5 家厂商，实际国内碳化硅外延领域已形成 **“纯外延代工、IDM 垂直整合、衬底 - 外延一体化”三大阵营，合计超过 20 家核心厂商，其中 10 家已实现 6 英寸量产，3 家突破 8 英寸试产。以下按 “阵营分类”，扩容核心厂商，并补充技术特点、产能、客户、工艺路线 ** 四大关键信息，覆盖你关注的瀚天天成、天岳先进，并新增主流厂商的详细分析。

第一阵营：纯外延代工厂商（专注外延，技术聚焦，客户覆盖全产业链）

此类厂商不做衬底与器件，专注外延工艺的精细化控制，是国内 SiC 外延的 “技术标杆”，核心优势是 “良率高、定制化能力强、响应速度快”。

第二阵营：IDM 垂直整合厂商（衬底 + 外延 + 器件 + 模块，全产业链协同）

此类厂商从衬底到器件垂直布局，外延工艺为自身器件服务，核心优势是 “参数匹配度高、成本可控、技术迭代快”，是车规级高压器件的核心力量。

第三阵营：衬底 - 外延一体化厂商（衬底自研，外延配套，成本优势显著）

此类厂商以 SiC 衬底为核心，延伸至外延环节，核心优势是 “衬底 - 外延界面匹配度高，降低缺陷继承率”，主要服务于自身衬底客户与中低端器件厂商。

四 核心总结与行业趋势

1. 外延厚度的核心逻辑

   是 “电压等级” 的直接体现，设计的本质是在BV（厚度正相关）、Rₒₙ（厚度正相关）、开关损耗（厚度负相关）、SCWT（厚度正相关） 之间找到 “最优平衡点”，且需根据器件结构（平面 / 沟槽）、应用场景（车规 / 工业 / 军工）做差异化设计。

2. 工艺的核心壁垒

   已从 “基础生长” 升级为 “精细化控制”，厚度均匀性（≤±1.5%）、缺陷密度（BPD<0.1 cm⁻²）、8 英寸适配性 是当前国内厂商与国际巨头（Wolfspeed、II-VI）的核心差距，而氯基快速外延是高压厚外延的 “破局关键”。

3. 国内厂商格局

   已形成 “纯外延代工（瀚天天成、中芯晶研）、IDM（三安光电、闻泰科技）、衬底一体化（天岳先进、烁科晶体）” 三足鼎立的格局，6 英寸量产良率已接近国际水平，8 英寸试产进入 “关键攻坚期”，车规级中低压外延已实现 “国产替代”，高压厚外延是下一阶段的核心竞争赛道。

欢迎行业专业人士在评论区讨论互动！【抛砖引玉 . 筑巢引凤】

免责声明：1）来源：本公众号文章及图片均来自公开网络，旨在分享，不代表本号观点或对真实性负责。2）版权：若转载内容涉及版权，请原作者联系我们，将及时删除。3）责任：用户使用文章内容时需自行判断，因内容引发的所有损失，本号不承担法律责任。4）解释：本声明的最终解释权归本公众号所有，未尽事宜以法律法规为准。