明古微半

MGME   SEMICONDUCTOR

136 7022 5257
业务热线:

碳化硅功率器件+电驱方案

新能源汽车.充电桩.工业电源.光伏储能.电力电子.低空飞行器...

技术学院

STUDY

解读 | 未来AI芯片封装技术是CoWoS、CoPoS还是CoWoP?碳化硅最终为何成为了配角?
来源: | 作者:小明同学 | 发布时间: 2026-05-23 | 283 次浏览 | 🔊 点击朗读正文 ❚❚ | 分享到:

AI算力狂飙的当下,芯片性能的上限往往不取决于晶体管数量,而是卡在了“封装”这道关卡上。作为英伟达H100/B200等旗舰AI芯片背后的关键技术,CoWoS已成行业标配,但高昂的成本与产能瓶颈也催生了CoPoS、CoWoP等新方案。今天我们就来深度拆解这三者:从技术原理、工艺难点到成本差异,再到碳化硅在其中的特殊角色,彻底搞懂这场先进封装的“军备竞赛”。

图片

图片来源:荒野芯智观察


一、CoWoS (Chip-on-Wafer-on-Substrate):目前的“黄金标准”

这是目前NVIDIA H100/B200、AMD MI300等顶级AI芯片必须依赖的技术,由台积电(TSMC)主导。

图片

技术原理与架构


核心逻辑:这是一个“2.5D封装”技术。

    1. CoW (Chip-on-Wafer):先将计算逻辑芯片(GPU/ASIC)和高带宽内存(HBM)通过微凸块(Micro-bump)和硅通孔(TSV)技术,并排“粘”在一块硅中介层(Silicon Interposer)上。这块硅中介层内部刻蚀了无数条微观电路,充当“立交桥”,让GPU和HBM以极高的速度通信。

    2. oS (on-Substrate):将上述做好的“CoW”模块,再切割下来,封装到一块有机封装基板(通常是ABF材质)上,最后通过锡球焊接到PCB主板上。

  • 关键点:硅中介层是核心。因为硅的热膨胀系数(CTE)和芯片一致,且能做得非常精细(微缩线路),所以信号传输极快,损耗极低。

图片

核心难点

  • 硅中介层的良率与面积限制:硅晶圆是圆的,且昂贵。要把GPU和8颗HBM都塞进去,中介层面积必须很大(如台积电的CoWoS-L技术用到了光罩拼接)。面积越大,遇到缺陷的概率越高,良率越低。

  • ABF基板产能:封装基板需要特殊的ABF膜,目前全球产能被几大厂垄断,扩产极慢。

  • 翘曲问题:硅中介层很薄,但在高温封装过程中,由于材料热膨胀系数不同,大尺寸的硅片极易发生翘曲,导致封装失败。


图片

二、 CoPoS (Chip-on-Panel-on-Substrate):面板级的“降本革命”

这是为了打破CoWoS成本和产能瓶颈而诞生的技术,主要由日月光(ASE)、英特尔(Intel)等大厂在推。

图片

图片来源:荒野芯智观察

技术原理与架构

  • 核心变革“化圆为方”

    • 传统CoWoS用的是圆形的硅晶圆做中介层。CoPoS将中介层换成了矩形的玻璃或有机材料面板(Panel)

    • 面板尺寸巨大(例如510mm x 515mm甚至更大),一片面板上可以切割出几十个封装体,效率远高于12英寸晶圆。

  • RDL重布线层:在面板上通过光刻工艺制作重布线层(RDL),代替硅中介层的布线功能,连接芯片和HBM。


核心难点

  • 玻璃/面板的平整度与脆性:玻璃面板极薄且脆,在大面积加工时(钻孔、电镀、光刻)极易碎裂。

  • 热膨胀系数(CTE)匹配:面板材料(玻璃或有机)的CTE与硅芯片不同。在回流焊的高温下,芯片和面板伸缩不一致,容易导致焊点断裂。这是最大的物理挑战。

  • 精细线路工艺:在巨大的面板上做微米级的精细线路,比在晶圆上难得多,对设备精度要求极高。



三、CoWoP (Chip-on-Wafer-on-PCB):去基板化的“终极精简”

这是一种更激进的架构,旨在取消中间的“封装基板(Substrate)”。

图片

图片来源:荒野芯智观察

技术原理与架构

  • 核心变革直接集成

    • 传统路径:芯片 -> 硅中介层 -> 封装基板(ABF) -> PCB主板。

    • CoWoP路径:芯片 -> 硅中介层 -> 直接封装到PCB主板

  • 原理:将硅中介层做得足够大、足够强,让它直接承担基板的功能。通过高密度互连技术,将CoW模块直接贴在PCB上。

核心难点

  • PCB的工艺极限:普通PCB的线路精度(线宽/线距)远不如ABF基板。要在PCB上实现高密度的互连,需要极高阶的PCB工艺(如mSAP半加成法)。

  • 应力缓冲:没有了ABF基板作为缓冲层,硅中介层直接与PCB连接。由于PCB和硅的热膨胀系数差异巨大,热胀冷缩产生的剪切力极易拉断微凸块。需要极强的底部填充胶(Underfill)技术。

  • 良率管理:如果直接封在PCB上,一旦封装过程中芯片坏了,连昂贵的PCB板也一起报废了,这对良率控制是地狱级挑战。


图片

图片来源:投资慢思考ONE


四、三者横向对比

特性CoWoS (当前)CoPoS (杀手)CoWoP (未来)
中介层材料硅 (Si)玻璃/有机面板硅 (Si)
形状圆形晶圆切割矩形大面板圆形晶圆切割
是否有基板有 (ABF)有 (ABF)无 (直接上PCB)
主要优势电气性能最好,技术最成熟面积大,成本低30%+,产能高信号路径最短,散热好,材料成本最低
主要劣势极贵,产能受限,面积受限热膨胀匹配难,良率爬坡慢可靠性风险高,PCB工艺要求极高
适用场景顶级AI训练芯片 (H100/B100)中高端AI芯片,追求性价比下一代超高性能计算,对延迟极度敏感场景

五、未来主流是什么?

未来不会是单一技术的天下,而是分层演进:

  1. 短期 (1-3年)CoWoS 依然是王道。在AI算力军备竞赛中,性能优先于成本。只要台积电能扩产,NVIDIA等巨头依然会首选CoWoS,特别是其改进版CoWoS-L(使用局部硅桥连接,降低成本)。

  2. 中期 (3-5年)CoPoS 将抢占中端市场。随着面板级封装良率解决,对于不需要极致带宽的推理芯片、消费电子芯片,CoPoS将凭借巨大的成本优势(便宜30%-50%)成为主流。

  3. 长期 (5年以上)CoWoP 或类似技术。随着PCB工艺进步和芯片小型化,去基板化是必然趋势。但这需要整个产业链(PCB厂、封测厂、芯片设计)的深度重构。


图片

六、碳化硅 (SiC) 在中间的角色?

这里需要澄清一个常见的误区:在上述的先进封装(CoWoS/CoPoS/CoWoP)中,碳化硅(SiC)并不是主角,硅(Si)才是。

为什么主角是硅(Si)而不是碳化硅(SiC)?

  • 中介层需求:CoWoS的中介层需要极高精度的光刻工艺(像造CPU一样造中介层)。硅(Si)的晶体结构完美,适合纳米级光刻;而碳化硅(SiC)硬度极高、缺陷密度相对较高,极难进行纳米级精细加工,且成本是硅的数倍。

  • 互连需求:中介层只负责传信号,不需要耐高压。硅完全够用。

碳化硅 (SiC) 的真实角色:在“旁边”而非“中间”

虽然SiC不做中介层,但它在AI服务器系统中扮演至关重要的“能源心脏”角色:

  1. 电源管理(Power Delivery)

    • AI芯片(如H100)功耗高达700W-1000W。给这么大的芯片供电,需要极高效率的电源模块。

    • SiC MOSFET和二极管被用在服务器的电源供应器(PSU)电压调节模块(VRM)中。

    • 作用:SiC耐高压、耐高温、开关损耗极低。用SiC做电源,能把电能转化效率从96%提升到99%,这在数据中心意味着巨大的电费节省和散热压力减轻。

  2. 散热基板(潜在应用)

    • 虽然目前主要用铜或铝做散热盖,但SiC具有极高的热导率(比硅高3倍)。未来在极高功率密度的封装中,可能会探索使用SiC作为散热基板材料,但这目前成本过高,尚未普及。


七、总结

  • CoWoS 是现在的皇帝,不惜成本追求性能。

  • CoPoS 是未来的平民英雄,用面板级工艺把价格打下来。

  • CoWoP 是激进的未来派,试图消灭基板,缩短距离。

  • 碳化硅 (SiC) 不负责芯片之间的信号互连(那是硅中介层的事),它负责给这些耗电怪兽提供高效、稳定的电力

欢迎行业专业人士在评论区讨论互动~抛砖引玉 . 筑巢引凤

免责声明:1)来源:本公众号文章及图片均来自公开网络,旨在分享,不代表本号观点或对真实性负责。2)版权:若转载内容涉及版权,请原作者联系我们,将及时删除。3)责任:用户使用文章内容时需自行判断,因内容引发的所有损失,本号不承担法律责任。4)解释:本声明的最终解释权归本公众号所有,未尽事宜以法律法规为准。

感谢大家关注“国产碳化硅”公众号,作为国内知名的第三代半导体媒体平台,我们始终致力于为第三代半导体(碳化硅·氮化镓)及工业能源、新能源汽车、航天船舶等产业提供相对客观、真实、及时的行业动态及产品技术资讯,希望能帮助更多的人建立资源、技术、人脉的沟通桥梁,为中国功率半导体及能源产业发展贡献一份微薄之力!


SiC MOS

我们要把有限的精力用在服务客户上,维护网站可能会延迟,想了解我们的最新动态,建议您关注我们的“微信公众号”或直接致电联系我们!谢谢!