一、前言

碳化硅（SiC）功率器件因其宽禁带、高临界击穿电场和高热导率等材料优势，可实现比传统硅基器件更低的导通电阻和更高的开关速度。然而碳化硅(SiC)功率器件受封装引入寄生参数的影响，在高开关速度工作时可能会引发严重的电压过冲和振荡问题，影响器件的安全运行与系统可靠性。封装形式作为影响寄生参数的关键环节，对器件开关动态特性具有决定性影响。我们将通过搭建双脉冲测试平台，以主流的TO-247-3封装和具备开尔文源极的TO-247-4封装为研究对象，深入分析对比了不同封装形式对器件开关动态特性的影响。

双脉冲测试（Double Pulse Test, DPT）是表征功率半导体器件动态特性的标准方法，适用于MOSFET、IGBT、SiC MOSFET、GaN HEMT等各类功率器件。通过该测试平台，可有效评估器件的开通/关断时间、电压电流应力、功率回路杂散电感以及开关损耗等关键参数。

二、双脉冲测试平台的搭建

2.1 测试电路拓扑

双脉冲测试电路由母线电容、被测开关管、陪测二极管、驱动电路和负载电感等核心组件构成，实验室多为半桥结构，如下图。测试中向被测器件发送双脉冲驱动信号，即可获得其在指定电压和电流条件下的开关特性。电路可采用半桥拓扑结构，下管始终保持关断，上管进行开关动作。

2.2 测试平台设计要点

为了获得高保真的动态特性数据，测试平台的寄生参数控制至关重要。针对TO-247-3和TO-247-4两种封装，需要分别制作专用的双脉冲测试板以消除PCB板寄生参数对测试波形的影响。

测试设备配置通常包括信号发生器、直流电源、负载电感、示波器以及高带宽的非隔离探头或光隔离探头。电流探头与电压探头之间的时间偏移（通常在几纳秒到几十纳秒）会导致测量误差，测试前必须进行精确校准。对于开关速度极快的SiC MOSFET，柔性电流探头（罗氏线圈）测试的电流存在一定延迟时间，需进行约13.8ns的相移校准才能获得真实的开关损耗值。

在高速测试条件下（如500V/15ns，dv/dt高达33kV/μs），低杂散电感电路设计可将器件两端波形振荡控制在极低水平，从而精确测量SiC MOSFET的动态参数。

三、TO-247-3与TO-247-4封装的结构差异

3.1 TO-247-3封装

传统的TO-247-3封装由栅极（G）、漏极（D）和源极（S）三个管脚构成。其关键特征在于驱动回路与功率回路共用了源极管脚——驱动回路中的杂散电感Lsource同时处于功率回路中。这种共源结构使得封装内外的栅源电压（Vgs）波形存在差异，容易引起测量误判。

3.2 TO-247-4封装（开尔文源极结构）

TO-247-4封装在传统三引脚基础上增加了第四个管脚——辅助源极或开尔文源极（Kelvin Source, KS） 。该结构将驱动回路与主功率回路物理隔离并解耦。开尔文源极的作用在于：驱动回路的源极参考点直接连接到芯片内部的源极，而非经过功率源极引脚的寄生电感。这使得封装内外的Vgs波形保持一致（"表里如一"），有利于精确的驱动控制。

两种封装的关键寄生参数对比如下：TO-247-3驱动回路电感约15nH（含源极寄生电感），而TO-247-4约5nH（独立驱动路径）；驱动电阻设计方面，TO-247-3需补偿Lsource影响，而TO-247-4采用标准栅极电阻即可；PCB布局上，TO-247-43需隔离功率地与驱动地，而TO-247-4可共地设计。

四、开关动态特性对比分析

4.1 开关速度与开关损耗

TO-247-4封装通过开尔文源极消除了源极寄生电感对栅极电压的干扰，实现了更快的开关速度和更低的开关损耗。开关速度方面：TO-247-3开通速度（dID/dt）约为12A/ns，而TO-247-4提升至18A/ns；TO-247-3关断速度（dVDS/dt）约为200V/ns，而TO-247-4提升至300V/ns；在相同损耗条件下，TO-247-4的关频率支持从100kHz提升至200kHz，并且开关损耗方面：TO-247-4开通损耗（Eon）比TO-247-3降低约35%（典型值从2700μJ降至1700μJ）；关断损耗（Eoff）在1kW功率下，TO-247-4减少20%以上，即总损耗（Etot）：在500W工况下，TO-247-4降低约42%。

TO-247-4开关速度的提升和损耗的降低，主要得益于驱动回路与功率回路的解耦，消除了共源电感对栅极驱动电压的负面影响。研究表明，电流越大，TO-247-4的损耗降幅越显著。

4.2 栅源电压振荡与过冲抑制

TO-247-4封装在抑制栅源电压振荡与过冲方面具有显著优势。传统TO-247-3封装中，功率源极电感处于驱动回路内，开关过程中的高di/dt会在源极寄生电感上产生压降，叠加到栅源电压上，引发严重的Vgs振荡和尖峰。

相比之下，TO-247-4封装的开尔文结构将驱动回路与功率回路解耦，显著抑制了开关过程中栅源电压的振荡与过冲。这种抑制效果对于保障SiC MOSFET的可靠驱动至关重要——若驱动电压尖峰超出器件的安全驱动电压范围，可能引发误开关甚至器件损坏。

4.3 漏源电压应力

然而，TO-247-4封装在带来优势的同时也引入了新的挑战。由于其更快的关断速度，关断过程中产生了更高的漏源电压（VDS）过冲应力。这一现象的本质原因在于：更快的电流变化率（di/dt）在功率回路寄生电感上感应出更高的电压尖峰（V = L × di/dt）。尽管TO-247-4降低了驱动回路电感，但功率回路寄生电感依然存在，更快的开关速度反而加剧了关断时的电压应力。

4.4 寄生导通风险的双面性

封装形式对寄生导通风险的影响具有两面性：虽然TO-247-3封装的共源电感增加了开关损耗并降低了开关速度，但客观上降低了di/dt，从而削弱了源极电感对寄生导通的风险；而TO-247-4的开尔文结构减少了开关损耗并提升了开关速度，但更高的di/dt在客观上加剧了源极电感对寄生导通的风险。尽管存在这一权衡，综合评估下TO-247-4仍是更优的选择。

五、工程应用权衡与优化策略

5.1 应用场景适配

两种封装各有其适用的应用场景：其中TO-247-3适用领域如：成本敏感型市场（封装成本比TO-247-4低约15%），低频大电流应用（如工业电机驱动，<50kHz），空间受限设计（封装尺寸更紧凑）。

TO-247-4适用领域如：高频快充系统（支持30kW以上碳化硅PFC模块），电动汽车逆变器（800V平台开关频率提升至200kHz），光伏储能系统（降低LLC谐振腔体积30%），服务器电源（实现1kW/in³的功率密度）。

5.2 优化策略

针对TO-247-4封装关断电压应力较高的问题，可采取以下优化措施：

1）优化栅极驱动电阻。适当增大关断栅极电阻可在一定程度上降低关断速度，从而抑制VDS过冲，但需在开关损耗与电压应力之间取得平衡。

2）优化功率回路布局。最小化功率回路的杂散电感，从根本上降低di/dt感应电压。

3）选用合适的钳位电路。在有源钳位或TVS等保护电路中吸收关断尖峰能量。

4）驱动电压设计优化。合理设置关断负压，在避免寄生导通的同时控制电压应力。

六、结论

通过双脉冲测试平台的对比研究表明，TO-247-4封装通过引入开尔文源极将驱动回路与功率回路解耦，在开关速度、开关损耗和栅源电压振荡抑制等方面相较传统TO-247-3封装具有显著优势。开关损耗可降低30%以上，开关速度提升约50%，驱动回路电感从15nH降至5nH。然而，更快的关断速度也带来了更高的漏源电压应力，需要在工程应用中加以权衡和优化。

在实际工程选型中，应根据具体应用场景的频率要求、成本预算、可靠性需求等因素综合决策。对于追求高效率、高功率密度的高频应用，TO-247-4封装是更优选择；而对于成本敏感、开关频率较低的应用，TO-247-3封装仍具有其价值。

**为方便大家沟通，碳化硅 MOS 技术交流群已建，诚邀业内同仁、技术爱好者入群，共探前沿技术，交流实战经验，携手推动行业发展！

同时也欢迎添加作者个人微信交流合作：

国产碳化硅  就找明古微——感谢深圳市明古微半导体有限公司长期对本公众号的赞助与支持，深圳市明古微半导体有限公司作为爱仕特科技碳化硅MOS、中科本原DSP、乐山希尔整流桥堆及FRD等的核心代理商，与其深度合作并联合开发功率模块及电动主驱、工业能源等解决方案，助力工业电源、电力电子、SST、光伏储能、新能源汽车、充电桩等产业发展，更多信息请登录：www.mgmsemi.com

免责声明：1）来源：本公众号文章及图片均来自公开网络，旨在分享，不代表本号观点或对真实性负责。2）版权：若转载内容涉及版权，请原作者联系我们，将及时删除。3）责任：用户使用文章内容时需自行判断，因内容引发的所有损失，本号不承担法律责任。4）解释：本声明的最终解释权归本公众号所有，未尽事宜以法律法规为准。